[发明专利]地址发生电路和具有该地址发生电路的存储器件有效
| 申请号： | 201510107843.6 | 申请日： | 2015-03-12 |
| 公开（公告）号： | CN105304118B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 郑喆文;金生焕 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;毋二省 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种地址发生电路，其可以包括：第一锁存单元，适于锁存通过反相输入地址的一部分所获得的地址；第二锁存单元，适于锁存该第一锁存单元的部分反相的输入地址，并且适于在目标刷新周期期间的第一刷新操作之后来锁存加/减地址；第三锁存单元，适于在该目标刷新周期之外的周期期间锁存该第一锁存单元的部分反相的输入地址；以及加法/减法单元，适于通过向/从该第二锁存单元中被锁存的地址加/减预定值来产生该加/减地址。 | ||
| 搜索关键词： | 地址 发生 电路 具有 存储 器件 | ||
【主权项】：
一种地址发生电路，包括：第一锁存单元，适于锁存通过将输入地址的一部分反相所获得的地址；第二锁存单元，适于锁存所述第一锁存单元的部分反相的输入地址，并且适于在目标刷新周期期间的第一刷新操作之后来锁存加/减地址；第三锁存单元，适于在所述目标刷新周期之外的周期期间锁存所述第一锁存单元的部分反相的输入地址；以及加法/减法单元，适于通过向/从所述第二锁存单元中被锁存的地址加上/减去预定值来产生所述加/减地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510107843.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于微型发动机的核动力飞机
- 下一篇：复合式储存装置及其复合式内存
- 同类专利
- 存储器的控制电路、伪静态随机存储器及其控制方法-202310943735.7
- 李乾男;杜利祥;李敏娜 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-27 - G11C11/406
- 本发明提供了一种存储器的控制电路、伪静态随机存储器及其控制方法。该存储器的控制电路包括：命令控制器，命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接命令控制器，响应于命令控制器判断同时接收到读/写指令与刷新指令，将读/写指令对应的待处理数据缓存在数据缓存器内，待刷新指令执行完成再执行读/写指令。上述，当读指令或写指令与刷新冲突时，延迟读指令与写指令的响应；先通过数据缓存器缓存写数据，先执行刷新操作，刷新完成后，再执行读指令或写指令，保证了刷新的及时执行避免刷新不及时引起的存储数据丢失，也保证能正确写入数据。
- 刷新计数器电路和方法、刷新计数器及存储器-201711004064.9
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2017-10-24 - 2023-10-27 - G11C11/406
- 本发明提供一种刷新计数器电路，包括刷新地址模块，刷新地址模块为利用格雷码算法编码的产生地址码的格雷码刷新地址模块；还包括刷新时钟模块，用于产生芯片做一次刷新的时钟信号，并且用于产生芯片上电初始化启动信号，格雷码刷新地址模块接收刷新时钟模块传输的时钟信号；同步地址输出模块，接收刷新时钟模块的时钟信号和电初始化启动信号，并且接收和同步格雷码刷新地址模块产生的格雷码算法编码的地址信号；地址清零模块，接收刷新时钟模块的电初始化启动信号，并且用于接收地址信号并输出到格雷码刷新地址模块；本发明利用格雷码作为刷新计数器电路的编址，实现每次最少地址变化，减少组合逻辑的竞争冒险和故障，降低电流消耗。
- 存储器刷新保持方法、电路以及存储器件、模组设备-202310939085.9
- 王小光;王嵩;廖宇杰 - 西安紫光国芯半导体股份有限公司
- 2023-07-28 - 2023-10-24 - G11C11/406
- 本发明公开一种存储器刷新保持方法、电路以及存储器件、模组设备，首先检测是否存在软复位请求；若检测存在软复位请求，则开启动态随机存储器的自刷新；并在软复位过程中。如此，通过对DRAM内部进行软复位请求检测，从而在DRAM进入软复位期间，触发片内自刷新，以保证软复位期间DRAM刷新不中断，DRAM内的数据也依旧可以有效保持，使得软复位重启后无需重新加载固件程序，从而提高片内系统运行效率。
- 用于基于存取的刷新时序的设备及方法-201911037853.1
- J·M·布朗;D·B·彭妮 - 美光科技公司
- 2019-10-29 - 2023-10-20 - G11C11/406
- 本申请案涉及用于基于存取的刷新时序的设备及方法。本发明的实施例涉及用于调度存储器装置中的目标刷新的设备及方法。存储器装置中的存储器单元可为易失性的且可需要作为自动刷新操作的一部分而被周期性地刷新。另外，特定行可经历较快降级，且可需要经受目标刷新操作，其中提供并刷新特定目标刷新地址。目标刷新操作需要发生的速率可基于存取存储器单元的速率。所述存储器装置可监视对所述存储器的组的存取，且可使用所述存取的计数来确定将刷新自动刷新地址还是目标刷新地址。
- 一种存储器的刷新方法、存储器、控制器及存储系统-202180094215.2
- 罗玉;冯辉宇;汪思君 - 华为技术有限公司
- 2021-02-25 - 2023-10-17 - G11C11/406
- 本申请公开了一种存储器的刷新方法、存储器、控制器及存储系统，在该存储器的刷新方法应用于控制器时，控制器用于控制存储器；存储器的存储区域包括至少一个库bank；根据存储区域中的至少一个bank的空闲状态，确定至少一个待刷新的目标bank；根据至少一个待刷新的目标bank，生成刷新指示信息并发送给所述存储器；刷新指示信息用于控制存储器刷新至少一个待刷新的目标bank。
- 存储器数据刷新方法及其控制器、存储器-202011002960.3
- 邹武 - 长鑫存储技术有限公司
- 2020-09-22 - 2023-10-17 - G11C11/406
- 本发明提供一种存储器数据刷新方法及其控制器、存储器。该方法包括：根据所述控制器的运行状态确定所述存储器的数据行中的目标刷新行，所述目标刷新行包括至少一个数据行；若第一刷新间隔到期，且所述目标刷新行中包括第一保留行，则刷新所述目标刷新行中的所述第一保留行；所述第一保留行为所述存储器中数据存储时长小于预设时长的数据行；所述第一刷新间隔为所述第一保留行的刷新间隔。本发明的方法解决了现有技术中DRAM刷新过程中存在的能源损耗严重、数据存取延迟的问题。
- 执行刷新操作的存储器及其操作方法-201910859226.X
- 李约瑟 - 爱思开海力士有限公司
- 2019-09-11 - 2023-10-10 - G11C11/406
- 本申请公开了一种执行刷新操作的存储器及其操作方法。存储器包括：第一区域至第N区域，其分别基于第一刷新控制信号至第N刷新控制信号而被刷新；控制信号发生电路，其适用于通过顺序地延迟第一刷新控制信号而产生第二刷新控制信号至第N刷新控制信号，并且通过延迟第N刷新控制信号而产生第一刷新控制信号；地址计数器，其适用于基于第N刷新控制信号而改变刷新地址，该刷新地址与激活第一刷新控制信号至第N刷新控制信号的每次循环相对应；以及刷新停止电路，其适用于当所述循环被重复预定次数时停止刷新操作。
- 用于刷新半导体装置的存储器的设备-201910738623.1
- 伊藤丰;持田义史;荒木宏卫 - 美光科技公司
- 2019-08-12 - 2023-10-03 - G11C11/406
- 本申请涉及用于刷新半导体装置的存储器的设备。本文揭示一种设备，其包含：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时在所述行锤击刷新地址上跳过刷新操作。
- 用于DRAM的刷新管理-202180034129.2
- 凯文·M·布兰德尔;凯达尔纳特·巴拉里斯南;王静;沈冠豪 - 超威半导体公司
- 2021-04-27 - 2023-10-03 - G11C11/406
- 存储器控制器通过存储通道与动态随机存取存储器(DRAM)接口连接。刷新控制电路监测激活计数器，该激活计数器对通过该存储通道发送到该DRAM的存储区域的激活命令的滚动数进行计数。响应于该激活计数器高于中间管理阈限值，该刷新控制电路仅在不存在针对该存储区域的REF命令当前保持在该刷新命令电路处的情况下发布刷新管理(RFM)命令。
- 自适应字线刷新-202310206569.2
- 陆洋;金康永 - 美光科技公司
- 2023-03-03 - 2023-09-29 - G11C11/406
- 描述的设备和方法涉及用于可支持非确定性协议的存储器系统的自适应字线刷新。为了帮助管理存储器系统中的电力递送网络，存储器装置可包含可使待近似同时激活或刷新的多个字线的激活交错的逻辑。逻辑电路系统可耦合于待激活的字线之间且延迟激活信号的传播。因此，第一字线群组(例如，在所述逻辑电路系统“之前”)由所述信号激活，但第二字线群组(例如，在所述逻辑电路系统“之后”)的激活经延迟，从而减少峰值电流汲取。额外逻辑电路系统可耦合于字线之间以将所述字线划分为多个群组，进而使通过刷新命令激活的字线的激活交错，这可减少峰值电流汲取和功率消耗。
- 确定DRAM自刷新次数的方法及装置-202111222328.4
- 陈静;王伟洲 - 长鑫存储技术有限公司
- 2021-10-20 - 2023-09-29 - G11C11/406
- 本申请实施例提供一种确定DRAM自刷新次数的方法及装置，通过向DRAM中的目标字线连接的目标存储单元写入数据，控制DRAM从预设字线开始按照预设规则开始自刷新；根据在经过自刷新后是否能够从目标存储单元中准确读取到数据，确定刷新到目标字线的中间自刷新次数；根据中间自刷新次数控制DRAM从目标字线开始，按照预设规则自刷新，并根据经过自刷新后是否能够从目标存储单元中准确读取到数据，最终确定DRAM的自刷新次数。本申请实施例能够准确地确定DRAM的自刷新次数，进而能够根据自刷新次数对DRAM进行更为有效的评估与测试，提高对DRAM的分析能力。
- 用于使用共享地址路径来维持存储体刷新操作的系统和方法-201880060226.7
- J·李 - 美光科技公司
- 2018-08-09 - 2023-09-29 - G11C11/406
- 本发明揭示一种存储器装置(10)，其包含各自具有带有行地址的多个行的存储体(11)。所述存储器装置(10)还包含计数器(52、54)，所述计数器(52、54)当所述存储器装置(10)正以第一模式操作时，响应于第一刷新操作而存储第一组存储体(12、13)的第一行的第一行地址并将其递增到所述第一组存储体(12、13)的第二行的第二行地址。所述存储器装置(10)进一步包含电路系统(270)，所述电路系统(270)当所述存储器装置(10)从所述第一模式转变到第二模式且所述第一刷新操作未与当所述存储器装置(10)正以所述第一模式操作时执行的第二刷新操作成对时，阻止将所述第二行地址递增到所述第一组存储体(12、13)的第三行的第三行地址。
- 存储设备及其操作方法-201710769968.4
- 李钟沅;申东殷 - 三星电子株式会社
- 2017-08-31 - 2023-09-26 - G11C11/406
- 提供了一种存储设备及其操作方法。存储设备包括非易失性存储器设备和控制器。非易失性存储器设备包括多个存储块，多个存储块中的每个包括连接到多个串选择线的串选择晶体管、连接到多个接地选择线的接地选择晶体管以及连接到多个字线的存储单元。控制器在读取回收操作期间读取第一存储块的有效数据组并且将与有效数据组写入第二存储块中。控制器基于有效数据组的读取计数分配写入有效数据组的第二存储块的位置。
- 存储器装置及其刷新方法-202210960527.3
- 洪昇基 - 三星电子株式会社
- 2022-08-11 - 2023-09-22 - G11C11/406
- 提供一种存储器装置及其刷新方法。所述存储器装置包括：存储器单元阵列，包括多个行；以及刷新控制电路，包括多个寄存器，每个寄存器被配置为存储行地址。刷新控制电路被配置为：基于到达的行地址满足替换条件，在第一确定中，基于替换概率确定是否将存储在所述多个寄存器之中的第一寄存器中的第一行地址替换为到达的行地址；基于第一确定的第一结果，保持存储在第一寄存器中的第一行地址，或者将存储在第一寄存器中的第一行地址替换为到达的行地址；并且在第二确定中，基于存储在所述多个寄存器之中的第二寄存器中的第二行地址，确定待刷新的牺牲行地址。
- 行锤遥测-202310201460.X
- A·马宗达;A·纳根德拉库玛;M·E·哈尔甘;S·加纳;D·卡拉乔;D·巴卢智;张贾韦;A·拉尔 - 美光科技公司
- 2023-03-03 - 2023-09-19 - G11C11/406
- 本公开涉及一种行锤遥测。一种设备可包含数个存储器装置和耦合到所述数个存储器装置中的一或多个的存储器控制器。所述存储器控制器可包含行锤检测器。所述存储器控制器可经配置以在第一时间段内使第一数据结构中的行计数器和刷新计数器递增。所述存储器控制器可经配置以在第二时间段内使第二数据结构中的行计数器和所述刷新计数器递增。所述存储器控制器可经配置以确定所述刷新计数器的值超过刷新阈值，且响应于所述确定所述刷新计数器的所述值超过所述刷新阈值，发出通知。
- 用于动态列选择交换的设备和方法-202310239942.4
- 藤原敬典;K·科佩尔;工藤广成 - 美光科技公司
- 2023-03-06 - 2023-09-12 - G11C11/406
- 本公开的实施例涉及用于动态列选择交换的设备和方法。存储器可具有组织成列平面的数个位线集合。如果与第一列平面中的第一地址相关联的位线集合为有缺陷的，那么其可通过将所述第一地址重新分配到全局列冗余GCR列平面中的冗余位线集合来修复。如果与第二列平面中的所述第一地址相关联的位线集合也为有缺陷的，那么所述存储器的交换逻辑可将所述第一地址交换为第二地址且将其分配到所述第二列平面中的所述位线集合。接着还可通过重新分配到所述GCR列平面来修复所述第二地址。
- 一种刷新电路、存储器及刷新方法-202210210837.3
- 陈继兴 - 长鑫存储技术有限公司
- 2022-03-04 - 2023-09-12 - G11C11/406
- 本公开实施例提供了一种刷新电路、存储器及刷新方法，该刷新电路包括：刷新计数器，被配置为通过多个地址引脚输出地址信号；地址混合器，被配置为根据行地址引脚接收的地址信号输出行地址选择信号，根据块地址引脚接收的地址信号输出第一块地址信号；以及，接收刷新信号和电源电压信号，根据刷新信号和电源电压信号输出固定的第二块地址信号；地址预译码电路，被配置为根据第一块地址信号和第二块地址信号，输出预设数量的块地址选择信号。这样，通过预设数量的块地址选择信号和行地址选择信号，使得每次刷新操作均开启相同数目的字线，改善刷新电流忽大忽小的问题。
- 非运放钳位多值存内计算电路及存储器-202310561696.4
- 王宗巍;杨韵帆;蔡一茂;李劲杉 - 北京大学
- 2023-05-18 - 2023-09-12 - G11C11/406
- 本发明提供一种非运放钳位多值存内计算电路及存储器，其中的电路包括氧化物半导体阵列、与氧化物半导体阵列连接的驱动电路、读写及计算电路、多路复用器以及查找表；其中，驱动电路用于驱动氧化物半导体阵列的读字线和写字线；读写及计算电路用于采样全局读位线上的电压并保持、将电压转换为表示计算或读取结果的数字值，以及将多值数字输入转换为待存电压以驱动全局写位线；多路复用器用于实现多个存储列共享一个逐次逼近型模数转换器；查找表用于在刷新模式下，通过模数转换器输出回算存储单元的栅压，以确定应施加的多值数字输入。利用上述发明能够提高存内计算电路的计算能效与并行度。
- 具有行命中率/刷新管理机制的设备及其操作方法-201910740646.6
- J·E·阿尔茨海默 - 美光科技公司
- 2019-08-12 - 2023-09-12 - G11C11/406
- 本申请涉及一种具有行命中率/刷新管理机制的设备及其操作方法。所述设备包含：行锤击刷新RHR电路，所述RHR电路被配置成：窃取第一所窃取周期以实施RHR操作或其一部分，并且在一或多个操作周期之后窃取第二所窃取周期，所述第二所窃取周期用于实施所述RHR操作或其不同的部分。
- 半导体装置-202010612720.9
- 寗树梁 - 长鑫存储技术有限公司
- 2020-06-30 - 2023-09-12 - G11C11/406
- 本发明提供一种半导体装置，其包括存储芯片及温度检测模块，所述温度检测模块用于检测所述存储芯片的温度，所述温度检测模块包括：温度检测单元，用于检测所述存储芯片的温度，并输出与所述温度对应的模拟信号；A/D转换模块，包括多个比较单元，所述比较单元包括输入端、参考端和输出端，所述输入端接收所述温度检测单元输出的模拟信号，所述输出端输出数字信号，多个所述比较单元参考端所接收的参考电压非均匀的增加。本发明优点是，利用温度检测模块检测存储芯片温度，避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入稳定性；同时，控制不同电压区域测量精度，从而既能够保证需要精确测量区域的测量精度，又能够提高测量效率。
- 刷新控制电路、方法及存储设备-202210783548.2
- 请求不公布姓名 - 提米芯创（上海）科技有限公司
- 2022-07-05 - 2023-09-08 - G11C11/406
- 本发明提供了一种刷新控制电路、方法及存储设备。本发明改进了刷新控制方式，当需执行RH刷新的受害者行或字线地址与正常刷新之前及之后的行或字线地址不同时，执行相应的RH刷新；当需执行RH刷新的受害者行或字线地址与正常刷新之前或之后的行或字线地址相同时，则跳过相应的RH刷新的执行，从而避免执行RH刷新造成刷新窗口时间增加。
- 刷新电路和存储器-202210044510.3
- 曹先雷;范习安 - 长鑫存储技术有限公司
- 2022-01-14 - 2023-09-08 - G11C11/406
- 本公开涉及半导体电路设计领域，特别涉及一种刷新电路和存储器，包括：预处理模块，接收字线开启命令和时钟信号，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出；地址处理模块，统计接收到的所有字线地址信号，将出现次数最多的字线地址信号作为行锤地址输出；第一处理单元，用于生成第一补充刷新地址和第二补充刷新地址；第二处理单元，用于生成常规刷新地址；刷新单元，用于根据获取的地址信号执行刷新操作；控制单元，用于选择输出刷新地址，或用于控制刷新单元选择接收刷新地址；实现对频繁开启字线和长时间开启的字线进行地址统计获取，并对获取的地址的相邻存储区进行数据刷新，以保证存储数据的准确性。
- 基于氧化物半导体存储器的存内计算电路及存储器-202310561698.3
- 王宗巍;杨韵帆;蔡一茂;李劲杉 - 北京大学
- 2023-05-18 - 2023-09-05 - G11C11/406
- 本发明提供一种基于氧化物半导体存储器的存内计算电路及存储器，其中的电路包括半导体阵列、与半导体阵列连接的驱动电路、读写电路和输出电路；其中，驱动电路用于驱动半导体阵列的读字线和写字线；读写电路用于将外部输入数据转换为二值待存电压，并对读位线电压进行钳位或预充，以及输出读取结果；输出电路用于对读位线钳位，并将最终的求和电流转换为表示计算结果的数字值并输出。利用上述发明能够提高存内计算电路的计算能效与并行度。
- 多PSRAM颗粒芯片的数据处理方法、电子设备及存储介质-202310590870.8
- 何建文;原顺 - 广东匠芯创科技有限公司
- 2023-05-23 - 2023-09-05 - G11C11/406
- 本申请公开了一种多PSRAM颗粒芯片的数据处理方法、电子设备及存储介质，该处理方法包括：响应于获取的待执行任务，确定需要处理的任务长度以及任务起始地址；根据任务长度、任务起始地址和芯片包含PSRAM的颗粒数量，得到待执行任务实际需要处理的目标长度和目标起始地址；其中，目标长度为颗粒数量的整数倍，目标起始地址的实际位置处于首个PSRAM颗粒上；根据目标长度、目标起始地址、待执行任务和预设的对应关系表，将待执行任务对应的第一数据信息分别写入至每个PSRAM颗粒对应的实际地址上，或，从每个PSRAM颗粒对应的实际地址上分别读取待执行任务对应的第二数据信息。本申请能够实现对多个PSRAM颗粒进行控制，减少芯片逻辑资源的占用。
- 存储单元、阵列读写方法、控制芯片、存储器和电子设备-202210804363.5
- 朱正勇;康卜文;赵超 - 北京超弦存储器研究院
- 2022-07-07 - 2023-09-05 - G11C11/406
- 本申请实施例公开了一种存储单元、阵列读写方法、控制芯片、存储器和电子设备，该存储单元包括：第一晶体管和第二晶体管，第一晶体管包括第一管脚、第二管脚、第三管脚和第四管脚；第三管脚为第一栅极，第四管脚为第二栅极；第二晶体管包括第五管脚、第六管脚和第七管脚；第七管脚为第三栅极；第一管脚与读出位线相连，第二管脚为参考电压端，第一栅极与读出字线相连，第二栅极与第五管脚相连；第六管脚与写入位线相连，第三栅极与写入字线相连。该实施例方案中将写入电压存储在管脚内省去了单独制作较大面积的电容器，同时第一晶体管设置两个栅极，提升了读写操作的性能，有利于外围电路灵活设置。
- 存储阵列自刷新频率测试方法与存储阵列测试设备-202010892574.X
- 陆天辰 - 长鑫存储技术有限公司
- 2020-08-31 - 2023-09-01 - G11C11/406
- 本公开提供一种存储阵列自刷新频率测试方法与存储阵列测试设备。所述测试方法包括：提供存储阵列；确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长；根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长；进行m次测试，其中第n次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为T
- 存储器件和控制存储器件的自动刷新操作的方法-201811474583.6
- 陈永栽;金镇昱 - 爱思开海力士有限公司
- 2018-12-04 - 2023-08-25 - G11C11/406
- 本发明公开了存储器件及控制所述存储器件的自动刷新操作的方法。所述存储器件包括存储介质和存储器控制器。所述存储介质具有存储单元阵列，并且可以被配置为产生自刷新信号以控制对所述存储单元阵列执行的自刷新操作，所述自刷新信号基于所述存储介质的内部温度而改变。所述存储器控制器可以被配置为基于所述自刷新信号来计算用于控制所述存储介质的自动刷新操作的自动刷新控制信号的自动刷新周期。
- 刷新命令保护方法及电路、存储器刷新方法及电路、设备-202111098555.0
- 范习安;曹先雷 - 长鑫存储技术有限公司
- 2021-09-18 - 2023-08-25 - G11C11/406
- 本公开是关于一种刷新命令保护方法、刷新命令保护电路、存储器刷新方法、存储器刷新电路及电子设备，涉及集成电路技术领域。该刷新命令保护方法包括：获取预设刷新配置信号、刷新窗口信号和刷新命令；在预设刷新配置信号为正常刷新模式时，如果刷新命令为单阵列刷新命令，则根据单阵列刷新命令和刷新窗口信号，将正常刷新模式转换为细粒度刷新模式；在细粒度刷新模式下，控制单阵列刷新命令执行。本公开可以确保单阵列刷新命令顺利执行，减少存储单元出现漏电风险的概率。
- 半导体存储装置以及该半导体存储装置的刷新方法-201910699859.9
- 朱鲁根 - 爱思开海力士有限公司
- 2019-07-31 - 2023-08-18 - G11C11/406
- 本公开提供了一种半导体存储装置以及该半导体存储装置的刷新方法。一种半导体存储装置包括多个存储体和刷新控制电路。在每多个周期中，刷新控制电路以第一刷新率对多个存储体的至少一个存储体执行刷新操作，并且以第二刷新率对多个存储体的其他存储体执行刷新操作。刷新控制电路使以第一刷新率对其执行了刷新操作的至少一个存储体在多个周期中的每一个周期或每多于一个的周期中循环。
- 刷新电路及存储器-202310666924.4
- 孙见鹏 - 长鑫存储技术有限公司
- 2023-06-06 - 2023-08-18 - G11C11/406
- 本公开提供了一种刷新电路及存储器，该刷新电路设有反馈控制电路和第一运算电路；其中，反馈控制电路用于接收泵浦延迟信号和攻击半径参数，并根据泵浦延迟信号生成泵浦触发信号，泵浦触发信号用于生成泵浦信号，每一泵浦信号具有对应的泵浦延迟信号，且在泵浦信号的预期生成数量满足攻击半径参数的要求时，终止生成泵浦触发信号；泵浦信号用于执行刷新操作；第一运算电路用于接收刷新信号和泵浦触发信号，并对刷新信号和泵浦触发信号进行逻辑运算，若刷新信号或泵浦触发信号处于使能状态，则生成泵浦信号，每一泵浦信号被用于执行一刷新操作；泵浦延迟信号的上升沿相对泵浦信号的上升沿延迟第一预设时长。
- 专利分类
