“重布线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果324626个，建议您升级VIP下载更多相关专利

[发明专利]封装结构及其制备方法-CN202011111076.3在审
发明人：黄吉廷;倪庆羽;吕香桦;潘盈洁 -专利权人：虹晶科技股份有限公司
申请日： 2020-10-16 - 公布日： 2022-04-22 - 主分类号： H01L25/18 文献下载
摘要：一种封装结构，包括第一芯片、第一重布线层、第二芯片、第二重布线层、第三重布线层、载板以及第一塑封层。第一重布线层设置于第一芯片的一表面并与第一芯片电连接。第二重布线层设置于第二芯片的一表面并与第二芯片电连接。第三重布线层位于第一重布线层和第二重布线层的同一侧，并电连接第一重布线层和第二重布线层。载板设置于第三重布线层背离第一重布线层和第二重布线层的一侧。第一塑封层包覆第一芯片、第一重布线层、第二芯片和第二重布线层，其中，第一重布线层背离第一芯片的表面和第二重布线层背离第二芯片的表面从第一塑封层中露出。本发明还提供一种封装结构的制备方法。
封装结构及其制备方法

[发明专利]集成电路封装-CN201911022496.1在审
发明人：余振华;余国宠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-25 - 公布日： 2021-02-02 - 主分类号： H01L25/065 文献下载
摘要：一种集成电路封装包括多个集成电路、第一包封体、第一重布线结构、多个导电柱、第二重布线结构、第二包封体以及第三重布线结构。第一包封体包封集成电路。第一重布线结构设置在第一包封体之上且电连接到集成电路。导电柱设置在第一重布线结构之上。导电柱设置在第一重布线结构与第二重布线结构之间且电连接到第一重布线结构及第二重布线结构。第二包封体包封导电柱且设置在第一重布线结构与第二重布线结构之间。第三重布线结构设置在第二重布线结构之上且电连接到第二重布线结构，其中第三重布线结构的线宽度大于第二重布线结构的线宽度。
集成电路封装

[发明专利]半导体封装装置及其制造方法-CN202110872342.2在审
发明人：张皇贤 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-07-30 - 公布日： 2021-11-05 - 主分类号： H01L23/488 文献下载
摘要：本公开提供了半导体封装装置及其制造方法，通过设计半导体封装装置包括：重布线层，包括上重布线层及下重布线层；加固层，设置于上重布线层及下重布线层之间，加固层具有接合介面；第一电子元件和第二电子元件，设置于重布线层上通过加固层对重布线层的刚性支撑，并且，加固层能够提供对重布线层的拉力，以降低重布线层的翘曲，进而降低因重布线层翘曲而发生导电线路断裂的风险。
半导体封装装置及其制造方法

[发明专利]半导体封装-CN202110827884.8在审
发明人：金炳镐;辛成真 -专利权人：三星电子株式会社
申请日： 2021-07-21 - 公布日： 2022-03-01 - 主分类号： H01L25/18 文献下载
摘要：一种半导体封装包括基板、布置在基板中并具有芯片焊盘的至少一个半导体芯片、以及覆盖基板的下表面并包括第一重分布布线和第二重分布布线以及虚设图案的重分布布线层，第一重分布布线和第二重分布布线堆叠在至少两个高度上并连接到芯片焊盘第一重分布布线和第二重分布布线布置在重分布布线层的重分布区域中，并且虚设图案在重分布区域外侧的外部区域中延伸以分别部分地覆盖重分布布线层的角部。
半导体封装

[发明专利]重布线层的测试方法-CN201710680991.6有效
发明人：林汉文;徐宏欣;张简上煜;林南君 -专利权人：力成科技股份有限公司
申请日： 2017-08-10 - 公布日： 2020-09-15 - 主分类号： H01L21/66 文献下载
摘要：本发明公开一种重布线层的测试方法，导电层成形于第一载体的第一表面上，重布线层成形于导电层上，然后于重布线层上执行断路测试，由于导电层与重布线层构成一封闭的回路，故若重布线层成形正确，则断路测试时将会有负载呈现，于断路测试执行完毕后，将第一载体与导电层移除，并于重布线层上执行一短路测试，由于重布线层本身为一开启的回路，故若重布线层成形正确，则短路测试时将不会有负载呈现，因此可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。
布线测试方法

[发明专利]底部封装结构及制作方法-CN201711158896.6有效
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2017-11-20 - 公布日： 2023-10-13 - 主分类号： H01L23/31 文献下载
摘要：本发明一种底部封装结构及制作方法，结构包括第一重布线结构，在其上设置芯片和金属支柱，芯片与第一重布线结构的迭合垫连接，金属支柱与第一重布线结构连接，第二重布线结构设置在模塑体上，第二重布线结构的外接垫分别于金属支柱和芯片连接；在第一重布线结构上开设显露迭合垫的开孔。方法包括制作第一重布线结构，对第一重布线结构进行一次开孔使迭合垫一侧面显露；在第一重布线结构上形成金属支柱和芯片，塑封体将芯片和金属支柱密封在第一重布线结构上，制作第二重布线结构并与金属支柱和芯片连接；对第一重布线结构进行二次开孔使迭合垫的另一侧面显露。本发明芯片与第一重布线结构显露的迭合垫连接缩短了信号传输的路径。
底部封装结构制作方法

[发明专利]半导体封装及制作半导体封装的方法-CN201810845378.X有效
发明人：余振华;余俊辉;余国宠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-27 - 公布日： 2022-05-10 - 主分类号： H01L23/522 文献下载
摘要：一种半导体封装具有至少一个管芯、第一重布线层及第二重布线层。所述第一重布线层包括具有第一通孔部分及第一布线部分的第一双镶嵌重布线图案。所述第二重布线层设置在所述第一重布线层上及所述第一管芯的上方且与所述第一重布线层及所述第一管芯电连接。所述第二重布线层包括具有第二通孔部分及第二布线部分的第二双镶嵌重布线图案。
半导体封装制作方法

[发明专利]芯片封装结构及其制造方法-CN202210207446.6在审
发明人：凃清镇;朱鹏宪 -专利权人：南茂科技股份有限公司
申请日： 2022-03-03 - 公布日： 2023-06-13 - 主分类号： H01L23/488 文献下载
摘要：本发明提供一种芯片封装结构及其制造方法，其中芯片封装结构包括重布线结构、芯片、第一封装胶体、多个导电端子以及第二封装胶体。重布线结构具有第一表面、相对于第一表面的第二表面以及连接第一表面与第二表面的周围表面。芯片设置于重布线结构的第一表面上，且电性连接至重布线结构。第一封装胶体包覆重布线结构与芯片，其中第一封装胶体覆盖重布线结构的周围表面。多个导电端子设置于重布线结构的第二表面上，且电性连接至重布线结构。第二封装胶体设置于重布线结构上，且覆盖重布线结构的第二表面以及多个导电端子连接重布线结构的底部周围表面。借此设计，本发明的芯片封装结构可有效保护重布线结构，提升电性信号的可靠度。
芯片封装结构及其制造方法

[实用新型]半导体封装装置-CN202320147933.8有效
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-10-27 - 主分类号： H01L23/538 文献下载
摘要：本申请提出了一种半导体封装装置，包括：底层重布线层；第一芯片，其主动面设置有第一重布线层，且以主动面朝上设置在所述底层重布线层上；第二芯片，其主动面设置有第二重布线层，且以主动面朝上设置在所述底层重布线层上；所述第一芯片和所述第二芯片分别通过打线电性连接所述底层重布线层。本申请通过在第一芯片的主动面和第二芯片的主动面上分别设置彼此独立的第一重布线层和第二重布线层，以此，重布线层的范围仅限于各个芯片表面区域内，可以避免重布线层因CTE不匹配的应力累积于芯片之间的间隙，借此消除连续、大面积的重布线层的应力累积，有助于改善重布线层的翘曲及其延伸的线路裂纹、焊料变形裂纹等问题。
半导体封装装置

[发明专利]半导体装置封装-CN201810015728.X在审
发明人：廖思豪;郭宏瑞;胡毓祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-01-08 - 公布日： 2019-05-07 - 主分类号： H01L23/31 文献下载
摘要：一种半导体装置封装包括下部重布线结构、上部包封半导体装置及上部重布线结构。所述下部重布线结构包括第一介电层、第一重布线、第二介电层及第二重布线。所述第一重布线设置在所述第一介电层上且包括电路部分及与所述电路部分绝缘的对位标记部分。所述第二介电层设置在所述第一重布线上，其中所述第二介电层覆盖所述对位标记部分。所述第二重布线设置在所述第二介电层上且电连接到所述第一重布线。所述上部包封半导体装置设置在所述下部重布线结构上。所述上部重布线结构设置在所述上部包封半导体装置上。
重布线介电层半导体装置包封对位标记封装电路结构设置电连接绝缘覆盖

[实用新型]半导体封装件-CN202120685058.X有效
发明人：朴相勇;南洲铉 -专利权人： NEPES株式会社
申请日： 2021-04-02 - 公布日： 2022-01-28 - 主分类号： H01L23/498 文献下载
摘要：本实用新型实施例的半导体封装件包括：第一重布线层，在一面安装有多个半导体芯片及多个无源器件；第二重布线层，通过通孔与第一重布线层电连接；外部连接端子，形成于第二重布线层的下部面；第一模具，设置于第一重布线层的上部来覆盖多个半导体芯片及多个无源器件；以及第二模具，设置于第一重布线层与第二重布线层之间。其中，第一重布线层及第二重布线层分别包括配线图案及绝缘层，由多个层构成，多个半导体芯片中的至少一个配置于第一重布线层与第二重布线层之间。
半导体封装

[发明专利]重布线层结构及其制备方法-CN201811409091.9在审
发明人：戴风伟 -专利权人：中国科学院微电子研究所
申请日： 2018-11-23 - 公布日： 2019-04-23 - 主分类号： H01L23/532 文献下载
摘要：本发明提供了一种重布线层结构及其制备方法。该重布线层结构包括顺序层叠的衬底、第一无机介质层、第一粘附层和重布线层，重布线层具有多个表面，其中与第一粘附层接触的表面为第一表面，第一表面之外的表面为其它表面，重布线层结构还包括：第二粘附层，设置在重布线层的其它表面中的至少一个表面，且第二粘附层具有导电性；第二无机介质层，覆盖第二粘附层和重布线层设置。上述重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。
重布线层粘附层无机介质层第一表面制备导电性粘附层材料表面包覆封装器件结合力衬底覆盖

[发明专利]封装结构及其制造方法-CN201810051690.1在审
发明人：林汉文;徐宏欣;张简上煜;林南君 -专利权人：力成科技股份有限公司
申请日： 2018-01-16 - 公布日： 2018-07-24 - 主分类号： H01L23/31 文献下载
摘要：一种封装结构及其制造方法，所述封装结构包括第一重布线路层、第二重布线路层、晶粒、多个导电柱以及晶粒堆叠结构。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第二重布线路层位于第一表面上。晶粒位于第一重布线路层与第二重布线路层之间，并且具有主动面以及相对于主动面的后表面。主动面黏着于第一表面，且晶粒电连接至第一重布线路层。导电柱位于并电连接至第一重布线路层与第二重布线路层之间。晶粒堆叠结构接合在第二重布线路层上。
重布线路层晶粒第一表面封装结构堆叠结构导电柱电连接主动面第二表面后表面接合黏着制造

[发明专利]半导体封装结构及其形成方法-CN202111248461.7在审
发明人：黄文宏 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-10-26 - 公布日： 2022-02-11 - 主分类号： H01L23/498 文献下载
摘要：本发明提供一种半导体封装结构，该半导体封装结构包括：基板，第一重布线(RDL)层和第二重布线层，其中，第一重布线层与第二重布线层横向间隔地设置于基板的上表面下方，基板包括位于第一重布线层和第二重布线层之间的第一介电层；半导体封装结构还包括位于第一重布线层和第二重布线层上方的管芯，其中，管芯包括接触第一重布线层的第一导电连接件和接触第二重布线层的第二导电连接件。
半导体封装结构及其形成方法

[发明专利]重布线层的测试方法-CN201710680424.0在审
发明人：林汉文;徐宏欣;张简上煜;林南君 -专利权人：力成科技股份有限公司
申请日： 2017-08-10 - 公布日： 2018-12-18 - 主分类号： H01L21/66 文献下载
摘要：本发明公开一种重布线层的测试方法，一导电层成形于载体的第一表面，重布线层成形于位在第一表面的该导电层以及载体的第二表面，接着于重布线层上执行断路测试及短路测试，由于导电层与位于导电层上的重布线层构成一封闭的回路，若重布线层成形良好则会有负载呈现，此外，由于重布线层与载体的第二区域构成一开启的回路，若重布线层成形良好则不会有负载呈现，因此，可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片
重布线层导电层成形第一表面导电层成形第二表面第二区域短路测试断路测试芯片结合测试芯片封闭

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top