“逻辑约束”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果261611个，建议您升级VIP下载更多相关专利

[发明专利]软件性能测试方法及系统-CN202011352370.3在审
发明人：顾黎明 -专利权人：苏州律点信息科技有限公司
申请日： 2020-11-27 - 公布日： 2021-08-20 - 主分类号： G06F11/36 文献下载
摘要：本发明实施例提供了一种软件性能测试方法及系统，基于约束逻辑运行指标序列和非约束逻辑运行指标序列的拓扑关系，确定约束逻辑运行指标序列对应的第一软件性能测试参数和非约束逻辑运行指标序列对应的第二软件性能测试参数，接着根据第一软件性能测试参数和第二软件性能测试参数，从约束逻辑运行指标序列中确定出代替非约束逻辑运行指标序列的目标约束逻辑运行指标，并利用约束逻辑运行指标序列和目标约束逻辑运行指标，对待测试指标运行信息进行软件性能测试
软件性能测试方法系统

[发明专利]一种基于四值逻辑的位运算测试用例生成方法-CN201510416680.X在审
发明人：金大海;李峰;宫云战;王雅文;黄俊飞 -专利权人：北京邮电大学
申请日： 2015-07-15 - 公布日： 2015-10-28 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种基于四值逻辑的位运算测试用例生成方法，属于软件测试中测试用例生成技术领域，具体步骤包括：步骤一、分别设定四值逻辑运算的方法和四值逻辑运算的逆运算方法；步骤二、将位运算约束分解为逻辑运算约束；步骤三、将逻辑运算约束对应为约束满足问题；步骤四、依据四值逻辑运算和逆运算的方法使用搜索算法求解逻辑运算约束；步骤五、将逻辑运算约束的解合成为位运算约束的解。优点在于：应用多值逻辑来计算变量的值域，从而提高搜索空间和位运算的搜索效率，进一步提高了位运算的测试用例生成效率。
一种基于逻辑运算测试生成方法

[发明专利]基于约束层次网络的任务时间逻辑约束推理方法及装置-CN202310139724.3有效
发明人：郭帅;罗亚中;朱阅訸;张进 -专利权人：中国人民解放军国防科技大学
申请日： 2023-02-21 - 公布日： 2023-06-27 - 主分类号： G06Q10/0631 文献下载
摘要：本申请涉及一种基于约束层次网络的任务时间逻辑约束推理方法及装置。所述方法包括：通过梳理空间站短期任务间不同类型的时间逻辑约束，根据任务规划层级的划分原则，构建时间逻辑约束层次网络，并依据层次网络的一致性检查与约束传播方法。采用本方法能够实现由时间确定任务向时间不确定任务逐层约束判断，避免了传统规划算法中因约束迭代判断导致的计算资源浪费，实现对任务方案时间逻辑约束的有效推理，并得到满足时间逻辑一致性的规划方案。
基于约束层次网络任务时间逻辑推理方法装置

[发明专利]逻辑闸阶层验证方法以及验证系统-CN201810810931.6有效
发明人：徐涛;李学文 -专利权人：扬智科技股份有限公司
申请日： 2018-07-23 - 公布日： 2023-08-08 - 主分类号： G06F30/398 文献下载
摘要：本发明提出一种逻辑闸阶层验证方法以及验证系统。逻辑闸阶层验证方法包括：依据时序约束设定取得在逻辑闸阶层模型中的多个未经约束路径；对所述多个未经约束路径执行延迟时间设定；以及对逻辑闸阶层模型执行逻辑闸阶层模拟，以判断所述多个未经约束路径的至少其中之一是否为对应于真实路径因此，本发明的逻辑闸阶层验证方法以及验证系统可有效验证逻辑闸阶层模型。
逻辑阶层验证方法以及系统

[发明专利]智能家居设备的控制方法、控制装置与物联网系统-CN202111355655.7在审
发明人：王少辉 -专利权人：青岛海尔科技有限公司;海尔智家股份有限公司
申请日： 2021-11-16 - 公布日： 2022-03-04 - 主分类号： G05B15/02 文献下载
摘要：本申请提供了一种智能家居设备的控制方法、控制装置与物联网系统，获取智能家居设备的工作状态信息以及对应的逻辑约束信息，逻辑约束信息至少包括一条逻辑约束规则，逻辑约束规则至少包括预设工作状态信息、受影响属性信息以及是否可控信息；至少根据工作状态信息与逻辑约束规则中的预设工作状态信息，确定目标逻辑约束规则；根据目标逻辑约束规则中的是否可控信息，确定智能家居设备对应的受影响属性信息是否可调，在是否可控信息表征不可调的情况下，确定智能家居设备对应的受影响属性信息不可调，在是否可控信息表征可调的情况下，确定受影响属性信息可调，从而解决了现有技术中缺少通过通用化的控制逻辑来控制智能家居设备的问题。
智能家居设备控制方法装置联网系统

[发明专利]界面中组成元素的重组方法、装置以及计算机设备-CN202210364974.2在审
发明人：杨健;徐星宇 -专利权人：北京字节跳动网络技术有限公司
申请日： 2022-04-08 - 公布日： 2022-08-05 - 主分类号： G06F8/38 文献下载
摘要：本公开提供了一种界面中组成元素的重组方法、装置以及计算机设备，其中，该方法包括：获取界面设计稿中的各个界面组成元素之间的原始逻辑关系；基于所述原始逻辑关系确定目标约束树；所述目标约束树中各个节点间的关系用于表征各个界面组成元素之间的位置约束关系，所述目标约束树中对应相同父节点且位置约束关系相同的节点位于相同层级；基于所述原始逻辑关系对所述各个界面组成元素间的逻辑关系进行重组，得到重组逻辑关系；基于所述重组逻辑关系和所述目标约束树，确定所述各个界面组成元素的目标逻辑关系，以通过所述目标逻辑关系对所述界面设计稿进行代码化处理。
界面组成元素重组方法装置以及计算机设备

[发明专利]一种数字电路逻辑函数的最佳蕴含逻辑表示方法-CN202010052708.7有效
发明人：储著飞;陈林;夏银水;王伦耀 -专利权人：宁波大学
申请日： 2020-01-17 - 公布日： 2023-05-02 - 主分类号： G06F30/327 文献下载
摘要：本发明公开的数字电路逻辑函数的最佳蕴含逻辑表示方法，首先根据定义的布尔变量来描述蕴含逻辑中的约束条件，得到以合取范式CNF表示的约束文件，设置不同的实质蕴含逻辑操作数，编码得到CNF约束文件，再将CNF约束文件传送给SAT求解器，直到SAT求解器找到满足约束条件的布尔变量赋值并返回代表最优解的结果SAT，从而确保找到数字电路逻辑函数的最佳蕴含逻辑表示形式。本发明方法在所有的三输入数字电路逻辑函数中，优化了74个函数。本发明方法能够有效降低以实质蕴含为基本运算集的逻辑图形结构中结点的数目，当被运用于忆阻器电路中时，可减少忆阻器的数目，降低忆阻器电路的设计成本，同时丰富逻辑综合中实质蕴含逻辑的研究方法。
一种数字电路逻辑函数最佳蕴含表示方法

[发明专利]基于非易失器件的通用逻辑综合方法及装置-CN201911005612.9有效
发明人：刘家隆;马铭远;朱振华;汪玉;杨华中 -专利权人：清华大学
申请日： 2019-10-22 - 公布日： 2021-11-30 - 主分类号： G06F30/327 文献下载
摘要：本发明公开了一种基于非易失器件的通用逻辑综合方法及装置，其中，该方法包括：获取基础逻辑门描述文件和电路描述文件，将基础逻辑门描述文件和电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；根据映射规则生成器和基础逻辑门描述文件生成逻辑门位置约束关系，以逻辑门位置约束关系、基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果。该方法可以对任何非易失基本逻辑实现方案进行逻辑综合，在逻辑实现层面考虑物理内存限制及延时、能效优化，并进一步对逻辑综合工具的运行时间进行加速优化。
基于非易失器件通用逻辑综合方法装置

[发明专利]数据传输方法及装置、数据接收方法及装置、电子设备-CN201780000301.6有效
发明人：江小威 -专利权人：北京小米移动软件有限公司
申请日： 2017-03-28 - 公布日： 2021-03-09 - 主分类号： H04L5/00 文献下载
摘要：本公开是关于一种数据传输方法，包括：接收基站发送的第一信息；创建承载分离；向基站传输包含第一逻辑信道和第二逻辑信道的缓存信息的缓存状态报告，接收基站返回的第二信息；获取第一信息和/或第二信息中的约束信息，根据约束信息生成约束关系，其中，约束关系用于限定第一逻辑信道和第二逻辑信道分别映射到不同载波；根据分配信息和约束关系，为第一逻辑信道和第二逻辑信道分别分配不同载波的资源。根据本公开的实施例，由于未绑定逻辑信道和为其分配资源的载波，只是限定了通过不同的载波为第一逻辑信道个第二逻辑信道分配资源，因此当检测到某个载波存在拥塞或链路等问题时，可以将映射到该载波上的逻辑信道调整为映射到其他载波上
数据传输方法装置数据接收电子设备

[发明专利]一种层次化逻辑综合方法、装置、设备和存储介质-CN202310417258.0有效
发明人：冯勇;田斌 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-04-19 - 公布日： 2023-07-11 - 主分类号： G06F30/327 文献下载
摘要：本发明公开了一种层次化逻辑综合方法、装置、设备和存储介质。包括：根据芯片逻辑设计功能模块所关联的各功能分块的逻辑综合结果，对功能模块进行设计处理获取各功能分块的外部约束；根据外部约束对各功能分块进行增量逻辑综合获取各功能分块对应的更新门级代码；根据更新门级代码对功能模块进行逻辑综合在对功能模块进行逻辑综合时获取各功能分块的外部约束，并根据外部约束对各功能分块进行优化获取更新门级代码，由于更新门级代码参考了外部实际的约束，从而在基于更新门级代码对功能模块进行逻辑综合时，无需对功能模块进行多次迭代逻辑综合
一种层次逻辑综合方法装置设备存储介质

[发明专利]测控指令循环约束故障的确定方法及装置-CN202210107500.X在审
发明人：李斌;梁爽;刘成军;于天一;陈俊刚;陈海;王炎娟;李晓明;赵兴乾;周心婷;马鹏德;郭祥艳 -专利权人：北京航天飞行控制中心
申请日： 2022-01-28 - 公布日： 2022-05-06 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种测控指令循环约束故障的确定方法及装置，其中，该方法包括：获取具有约束关系的多条测控指令；根据各测控指令之间的约束关系构建矩阵形式的测控指令逻辑关系；基于预定的指令约束传递函数，根据所述测控指令逻辑关系生成矩阵形式的故障诊断信息，所述指令约束传递函数基于所述测控指令逻辑关系和各测控指令之间的约束关系传导次序生成；响应于故障诊断信息中的矩阵元素值为预定值，确定所述多条测控指令之间形成循环约束故障。通过本发明，可以快速、准确地检测出测控指令间的逻辑错误，避免将循环约束的故障带入测控活动。
测控指令循环约束故障确定方法装置

[发明专利]一种网络拓扑构建方法、装置、电子设备和存储介质-CN202211077856.X在审
发明人：黄映丰;卞正皑;陈震 -专利权人：中国电信股份有限公司
申请日： 2022-09-05 - 公布日： 2022-12-30 - 主分类号： H04L41/12 文献下载
摘要：包括：获取物理层要素、逻辑层要素和应用层要素；所述物理层要素包括物理实体对象、物理实体关系，所述逻辑层要素包括逻辑实体对象、逻辑实体关系和逻辑实体约束，所述应用层要素包括应用实体对象、应用实体关系和应用实体约束；确定所述物理实体对象、所述逻辑实体对象和所述应用实体对象为有向图顶点，确定所述物理实体关系、所述逻辑实体关系、所述逻辑实体约束、所述应用实体关系和所述应用实体约束为有向图边，构造邻接矩阵；依据所述邻接矩阵构建网络拓扑通过本发明实施例进行网络拓扑构建，可以实现应用层－逻辑层－物理层的跨协议层有机关联和定位。
一种网络拓扑构建方法装置电子设备存储介质

[发明专利]用于优化数字逻辑电路的方法、计算机设备及存储介质-CN202311147763.4在审
发明人：邢自然 -专利权人：芯行纪科技有限公司
申请日： 2023-09-07 - 公布日： 2023-10-20 - 主分类号： G06F30/337 文献下载
摘要：本申请提供一种用于优化数字逻辑电路的方法、计算机设备及存储介质，通过将数字逻辑电路转换为布尔逻辑网络，并将布尔逻辑网络转换为约束冲突图，基于该约束冲突图得到用于优化数字逻辑电路的第一独立集，以达到在全局层面下高效求解约束下的资源优化的目的
用于优化数字逻辑电路方法计算机设备存储介质

[发明专利]一种芯片时钟约束文件的生成方法-CN202211085418.8在审
发明人：陆辰鸿;黄海林;庄兆艳;李力游;小约翰·罗伯特·罗兰 -专利权人：南京蓝洋智能科技有限公司
申请日： 2022-09-06 - 公布日： 2023-07-04 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种芯片时钟约束文件的生成方法，包括：读取原始数据文件；将所述原始数据文件进行寄存器传输级代码展开；通过替换模块，用预定义的简化逻辑结构代替复杂逻辑结构；通过分析模块，从完整的设计逻辑结构中解析出时钟结构，并保存为时钟结构描述文件；通过时钟约束生成模块，读入所述时钟结构描述文件以及预定义的简化逻辑结构对应的时钟约束模板，产生时钟约束文件。本发明通过读入整个芯片设计逻辑结构，从中提取出时钟衍生关系和拓扑结构，并生成时钟约束文件。不依赖于时钟结构图和时钟结构表格，适用于任意芯片设计，能够大幅减少分析检查时钟结构以及迭代的时间，加速时钟约束文件的撰写过程，提高约束文件的准确性。
一种芯片时钟约束文件生成方法

[发明专利]用于保护FPGA免受自然辐射影响的方法-CN201980041747.2有效
发明人： C·奥蒂;T·波特博夫 -专利权人：赛峰电子与防务公司
申请日： 2019-06-19 - 公布日： 2021-12-14 - 主分类号： G06F21/76 文献下载
摘要：一种用于保护FPGA免受自然辐射影响的保护方法，该方法包括以下步骤：‑定义至少一种类别的约束信号(H、Rst)，约束信号的类别被定义成使得预定放置和布线工具无法将经确定的最大数目以上的不同约束信号(H1、H2、H3、Rst1、Rst2、Rst3)路由到FPGA表面的任何一个区域；‑复制初始逻辑模块以便获得形成经复制逻辑单元的多个经复制逻辑模块；以及‑按使得与经复制逻辑单元相关联的约束信号的数目大于经确定的最大数目的方式将约束信号与经复制逻辑模块相关联，以便强制放置和布线工具将经复制逻辑单元的经复制逻辑模块放置在FPGA表面的相异区域中。
用于保护 fpga 免受自然辐射影响方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条