“逻辑电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1610346个，建议您升级VIP下载更多相关专利

[发明专利]一种查找表工艺映射方法-CN201610805256.9有效
发明人：耿嘉;樊平 -专利权人：京微齐力（北京）科技有限公司
申请日： 2016-09-06 - 公布日： 2019-03-05 - 主分类号： H03K19/177 文献下载
摘要：本发明公开了一种查找表工艺映射方法，所述方法包括：当确定逻辑电路存在组合逻辑环时，断开逻辑电路中构成组合逻辑环的第一逻辑门和第二逻辑门之间的一端电路连接；在第一逻辑门被断开连接的第一输入端插入外部输入，在第二逻辑门被断开连接的第二输出端插入外部输出；对断开组合逻辑环后的逻辑电路进行查找表映射；恢复逻辑电路中的组合逻辑环，并删除外部输入和外部输出。在确定逻辑电路中存在组合逻辑环时，首先要断开构成组合逻辑环中第一逻辑门和第二逻辑门之间的一端电路连接，并在断开连接处，分别插入外部输入和外部输出。然后对断开组合逻辑环后的逻辑电路进行查找映射。通过该方法，实现了对包含组合逻辑环的逻辑电路进行查找表映射。
一种查找工艺映射方法

[发明专利]具加速估算路径的P－多米诺输出闩锁及其估算方法-CN200510063005.X有效
发明人：雷蒙A·柏特莱姆;詹姆士R·伦德伯格 -专利权人：威盛电子股份有限公司
申请日： 2005-04-01 - 公布日： 2005-11-09 - 主分类号： H03K19/017 文献下载
摘要：该装置包含估算P－逻辑电路、闩锁逻辑电路、保持逻辑电路及加速逻辑电路，其中估算P－逻辑电路在一预充电节点处耦接至一第一N通道元件，用以依据至少一输入资料讯号电路估算一逻辑电路功能，而输入资料讯号电路提供一输入资料讯号；闩锁逻辑电路耦接并回应于一时脉讯号电路及预充电节点，而时脉讯号电路提供一时脉讯号，且闩锁逻辑电路在一估算期间依据预充电节点的状态控制一闩锁节点的状态，其中估算期间介于时脉讯号的一第一缘及一第二缘之间，而闩锁逻辑电路提供一三态状态至闩锁节点；保持逻辑电路耦接至闩锁节点，并在三态状态存在时维持闩锁节点的状态，且在一互补节点处提供闩锁节点一互补状态；加速逻辑电路耦接并回应于预充电节点及互补闩锁节点，并用以控制一输出节点的状态
加速估算路径多米诺输出及其方法

[发明专利]逻辑电路系统封装-CN201980079576.2在审
发明人： S·A·林恩;J·M·加德纳 -专利权人：惠普发展公司，有限责任合伙企业
申请日： 2019-10-25 - 公布日： 2021-07-23 - 主分类号： G06F21/44 文献下载
摘要：一种用于可更换打印设备部件的逻辑电路系统封装，所述逻辑电路系统封装包括用于与打印设备逻辑电路通信的接口以及至少一个逻辑电路。所述至少一个逻辑电路被配置为经由接口接收请求和参考时钟信号。所述至少一个逻辑电路被配置为响应于请求和参考时钟信号经由所述接口传输指示计数的数字值。所述数字值基于所述参考时钟信号而变化。
逻辑电路系统封装

[发明专利]全加器和行波进位加法器-CN202010596855.0在审
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-09-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果
全加器行波进位加法器

[实用新型]全加器和行波进位加法器-CN202021222493.0有效
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-12-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果
全加器行波进位加法器

[发明专利]电动舵机用单芯片数字控制器及单双极调制输出控制方法-CN201010524193.2有效
发明人：谢斌;余向阳;王丽丽;徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2010-10-29 - 公布日： 2011-05-11 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及一种电动舵机用单芯片数字控制器，它包括控制量输入逻辑电路、状态检测逻辑电路、将控制量M转换为正向驱动脉冲宽度P或/和反向驱动脉冲宽度N输出的算术运算逻辑电路、用于接收控制寄存器的控制信息以及状态检测逻辑电路的输出信号并根据算术逻辑运算电路输出的脉冲宽度值P和N以输出相应的PWM波形信号的脉宽调制逻辑电路，所述的控制量输入逻辑电路、状态检测逻辑电路、算术运算逻辑电路以及脉宽调制逻辑电路集成在同一芯片上。
电动舵机芯片数字控制器单双极调制输出控制方法

[发明专利]作为逻辑电路之间的连接元件的相关电子电阻存储器元件-CN201780021333.4有效
发明人：维卡斯·钱德拉;罗伯特·坎贝尔·艾特肯 -专利权人： ARM有限公司
申请日： 2017-02-24 - 公布日： 2023-03-31 - 主分类号： G11C13/00 文献下载
摘要：根据本公开的一个实施例，提供了一种电路。该电路包括第一逻辑电路、第二逻辑电路和相关电子开关(下文称为CES)元件。CES元件被配置为启用或禁用第一逻辑电路和第二逻辑电路之间的连接。
作为逻辑电路之间连接元件相关电子电阻存储器

[发明专利]相位调整电路-CN200610132242.1有效
发明人：道正志郎;崎山史朗;德永祐介;渡边诚司;越田浩旨 -专利权人：松下电器产业株式会社
申请日： 2006-10-12 - 公布日： 2007-06-06 - 主分类号： G11B20/10 文献下载
摘要：本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
相位调整电路

[发明专利]相位调整电路-CN201010521425.9无效
发明人：道正志郎;崎山史朗;德永祐介;渡边诚司;越田浩旨 -专利权人：松下电器产业株式会社
申请日： 2006-10-12 - 公布日： 2011-04-27 - 主分类号： H03K5/13 文献下载
摘要：本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
相位调整电路

[发明专利]逻辑电路制造方法以及逻辑电路-CN201210507659.7有效
发明人：张瑛;莘海维 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-11-30 - 公布日： 2017-07-11 - 主分类号： H01L21/765 文献下载
摘要：本发明提供了一种逻辑电路制造方法以及逻辑电路。逻辑电路制造方法包括在硅片中形成有源区；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；形成逻辑器件的栅极；执行NMOS核心器件区域的轻掺杂；执行PMOS核心器件区域的轻掺杂；执行NMOS区域的
逻辑电路制造方法以及

[实用新型]一种用于接触器的多功能PLC接口模块-CN201420546291.X有效
发明人：邓时省;张华兵;张奇建 -专利权人：浙江兆正机电有限公司
申请日： 2014-09-22 - 公布日： 2015-01-07 - 主分类号： G05B19/05 文献下载
摘要：本实用新型提供一种用于接触器的多功能PLC接口模块，包括第一保护电路、整流电路、开关电路、第二保护电路、稳压电路、第一逻辑电路、隔离电路以及第二逻辑电路；第一保护电路与输入电源相连，还与整流电路相连；整流电路与开关电路及稳压电路相连；开关电路还与第一逻辑电路及第二保护电路相连；第二保护电路还与接触器线圈相连；稳压电路还与第一逻辑电路相连，及与隔离电路相连；隔离电路还与第二逻辑电路相连，及与第一逻辑电路相连；第一逻辑电路还包括A10端及A11端；第二逻辑电路还包括ON端、OFF端以及COM端。
一种用于接触器多功能 plc 接口模块

[发明专利]基于链置换的立方根双轨逻辑电路及生化电路实现方法-CN201810089286.3有效
发明人：王延峰;孙军伟;王英聪;黄春;王盼如;方洁;崔光照 -专利权人：郑州轻工业学院
申请日： 2018-01-30 - 公布日： 2019-07-19 - 主分类号： G06F17/50 文献下载
摘要：本发明提出了一种基于链置换的立方根双轨逻辑电路及生化电路实现方法，基于数字电路理论，构建了五输入的立方根操作运算系统的数字逻辑电路，其次，运用双轨逻辑思想将五输入逻辑电路转化成十输入立方根双轨逻辑电路，然后，基于DNA链置换的反应机制，将双轨逻辑电路转化成由DNA链组成的跷跷板生化逻辑电路，最后通过Visual DSD仿真软件验证其输出结果。仿真结果显示，本发明的五输入立方根双轨逻辑电路设计是有效的，且具有较高的准确性以及灵敏度。本发明对于将来大规模的智能化运算操作系统的设计提供了的理论基础，提高生物计算机逻辑电路的可靠性，促进了生物计算机的发展。
生化生物计算机电路实现链置换跷跷板逻辑电路设计输入逻辑电路数字逻辑电路智能化运算操作运算反应机制仿真结果仿真软件理论基础输出结果数字电路灵敏度构建操作系统转化置换验证

[发明专利]BICMOS电路中的MOS逻辑电路-CN90108612.6无效
发明人：鲁道夫·克伯里茨;库诺·莱恩斯;菲利蒲·拉尼考尔 -专利权人：德国索姆森-布兰特有限公司
申请日： 1990-10-24 - 公布日： 1991-05-08 - 主分类号： H03K19/094 文献下载
摘要：与双极(开关)电路中的I2L逻辑电路相比，BICMOS(开关)电路中的CMOS逻辑电路需要相对多的晶体管。由于采用改进的类似于I2L(CWL逻辑电路)的MOS门电路，MOS逻辑电路所需的空间显著减小，而已知的对干扰电压的敏感程度却不变。由于使逻辑电路的响应速度变慢，所以芯片上毗邻的模拟电路之间的扩散干扰变小。
bicmos 电路中的 mos 逻辑电路

[发明专利]非稳定谐波及间谐波测量仪-CN201110131678.X有效
发明人：胡灿;杨洪耕;叶茂青;刘亚栋;杨华 -专利权人：四川电力科学研究院
申请日： 2011-05-20 - 公布日： 2012-01-18 - 主分类号： G01R23/165 文献下载
摘要：本发明主要由EPLL逻辑电路、带通滤波器、零差逻辑电路等组成，零差逻辑电路的输出端与谐波显示逻辑电路连接，EPLL逻辑电路的输出端与间谐波显示逻辑电路连接。本发明采用EPLL逻辑电路跟踪电力信号基频频率，以确定出多次非稳定谐波的参考信号，用零差逻辑电路对输入信号进行调制，从而测量多次非稳定谐波分量。
稳定谐波测量仪

[实用新型]非稳定谐波及间谐波测量仪-CN201120162881.9无效
发明人：胡灿;杨洪耕;叶茂青;刘亚栋;杨华 -专利权人：四川电力科学研究院
申请日： 2011-05-20 - 公布日： 2012-01-18 - 主分类号： G01R23/165 文献下载
摘要：主要由EPLL逻辑电路、带通滤波器、零差逻辑电路等组成，零差逻辑电路的输出端与谐波显示逻辑电路连接，EPLL逻辑电路的输出端与间谐波显示逻辑电路连接。采用EPLL逻辑电路跟踪电力信号基频频率，以确定出多次非稳定谐波的参考信号，用零差逻辑电路对输入信号进行调制，从而测量多次非稳定谐波分量。
稳定谐波测量仪