“徐叔喜”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]支持DMA通信模式的UART控制器电路-CN202310779401.0在审
发明人：刘源;徐叔喜;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2023-06-29 - 公布日： 2023-09-05 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种支持DMA通信模式的UART控制器电路，数据流入通过DMA发送通道，经过数据流发送寄存器中，将数据寄存在发送FIFO中，当发送FIFO满状态时，将数据发送至移位发送寄存器中，移位发送寄存器中的数据会经过发送控制器，通过波特率发生器来控制数据流的传输速率。之后数据经过接收控制器中，通过总线唤醒控制模块进行低功耗工作。数据之后传输至移位接收寄存器中，将数据全部传输至接收FIFO中，最后当接收FIFO满状态时，数据全部传输至数据流接收寄存器中。最后将数据流向DMA接收通道与内部数据总线中。本发明通过配置DMA工作方式，数据在内存和UART间进行数据交换，有效提供总线利用率，减少CPU内存资源占用。
支持 dma 通信模式 uart 控制器电路

[发明专利]一种低功耗高精度的多通道频率采集电路-CN202211152627.X在审
发明人：刘源;徐叔喜;张栩豪;冯宸;吴杰 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-09-21 - 公布日： 2023-05-09 - 主分类号： H04Q9/00 文献下载
摘要：本发明公开了一种低功耗高精度的多通道频率采集电路，包括：多个独立的可编程计数器阵列、设置在可编程计数器阵列中的多个独立的捕捉模块、FIFO模块、计数器模块、以及可编程计数器阵列外接的APB接口；当有外部输入信号时，所述外围总线APB接口确定外部输入信号对应的捕捉模块，对应的捕捉模块将捕捉时刻的计时器Timer值存入FIFO模块，根据计数器的中断信号确定外部输入信号的变化周期数；根据FIFO模块内存取的Timer值以及计数器的中断信号确定外部输入信号的变化周期数计算外部输入信号的频率值。本发明提供一种低功耗高精度的多通道频率采集电路，通过直接计数侧频法实现多通道频率的采集。
一种功耗高精度通道频率采集电路

[发明专利]一种带失锁校准的可编程锁相环电路-CN202310025229.X在审
发明人：刘源;徐叔喜;张磊;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2023-01-09 - 公布日： 2023-05-02 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种带失锁校准的可编程锁相环电路，包括PLL模块、控制/状态配置电路、时钟监测电路，其中：PLL模块包括依次连接的预分频器、鉴相器、低通滤波器、压控振荡器、输出时钟频率器，还包括电荷泵以及频率控制器，所述电荷泵连接在鉴相器与压控振荡器之间，频率控制器控制倍频因子输出，压控振荡器生成时钟频率Fvco通过倍频因子反馈至鉴相器中；所述控制/状态配置寄存器通过寄存器配置PREDIV、MFD、RFD、LOCK位操作来锁定相应的频率且根据时钟监测电路反馈的信息同步进行失锁校准。所述时钟监测电路通过监测输入信号与输出信号的频率来判断时钟是否处于失锁状态，并将失锁状态信号传输给控制/状态配置寄存器。
一种带失锁校准可编程锁相环电路

[发明专利]一种CPU与FPGA间的网络层通信方法-CN202110671100.7有效
发明人：吴凡;张磊;汪健;赵忠惠;张瑾;余向阳;徐叔喜;刘源;王佚楠;曾鑫 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2021-06-17 - 公布日： 2023-04-25 - 主分类号： H04L69/00 文献下载
摘要：本发明公开了一种CPU与FPGA间的网络层通信方法，包括以下过程：主机CPU或设备FPGA按照SDIO/eMMC协议向通信对方传输数据，按照传输的数据量进行单帧和多帧传输；数据传输过程中的数据帧包括协议控制信息和数据两个部分，协议控制信息包括帧类型，所述帧类型用于区分单帧和多帧中的不同帧。本发明在SDIO/eMMC协议的基础上提出再封装一层数据帧格式，以实现大数据的可靠传输。
一种 cpu fpga 网络通信方法

[发明专利]一种带收发FIFO的SPI总线控制器电路-CN202211469092.9在审
发明人：刘源;薛雨薇;徐叔喜;张磊;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-11-22 - 公布日： 2023-02-24 - 主分类号： G06F13/34 文献下载
摘要：本发明公开了一种带收发FIFO的SPI总线控制器电路，包括四个子模块接口：串行外设接口、串行解串接口、组合串行接口及串行/解串外设接口。本发明的一种带收发FIFO的SPI总线控制器电路，通过加入FIFO模块，不仅可以将数据存储在FIFO中，增加SPI传输数据的容量。也可以将数据通过DMA直接读取，增加数据传输的灵活性。主机数据的传输过程在有SCLK信号下，将数据传输至移位寄存器中，通过移位寄存器工作将数据进行输出，数据经过8位时钟周期后完成一个字节的发送。待接收FIFO数据满后发送中断标志位并且将数据读出。同时由于FIFO的数据同时也可以同时被DMA模块进行存取。
一种收发 fifo spi 总线控制器电路

[发明专利]一种单VP口多分辨率数据复用传输模块的设计方法-CN202211192049.2在审
发明人： 徐叔喜;王佚楠;张磊;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-09-28 - 公布日： 2023-01-24 - 主分类号： H04N5/765 文献下载
摘要：本发明公开了一种单VP口多分辨率数据复用传输模块的设计方法，复用传输模块包括图像接收模块和图像发送模块；所述图像接收模块负责接收，识别小图像头信息，将各有效数据按配置写入内存；图像发送模块根据配置，将内存中的小分辨率图像读出，填充到大分辨率VP时序中，发给接收端。本发明使用大分辨VP时序，将多个小分辨率图像数据填充到有效区数据区中，在每段小分辨率图像头部添加自定义的规格信息。在保持VP口稳定连续传输的状态下，支持灵活改变传输的小图像大小和数量，可以实现保持VP时序工作模式不改变，传输时序不间断的情况下，传输多个不同分辨率视频源，对于DSP芯片VP口资源有限的情况下，实现更多路的视频传输提供可能。
一种 vp 分辨率数据传输模块设计方法

[发明专利]一种装甲车FlexRay总线通信节点的设计方法-CN202211211092.9在审
发明人：吴杰;郭俊幸;张栩豪;张磊;徐叔喜;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-09-30 - 公布日： 2023-01-24 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种装甲车FlexRay总线通信节点的设计方法，设计的通信节点包括主处理器、通信控制器、总线驱动器，所述主处理器通过配置通信控制器中的寄存器来设置它的工作模式，通过设置协议状态来实现数据收发，总线驱动器将通信控制器与总线相连，通过编码将通信控制器中的数据发送到总线上，通过译码将总线上来的数据传输到通信控制器中，以此来实现FlexRay总线通信。本发明设计针对新一代武器装甲车的应用，采用自研的主处理器、总线控制器和总线驱动器组成FlexRay总线节点，可适用于在各类军用装甲车上，提高可靠性。
一种装甲车 flexray 总线通信节点设计方法

[发明专利]一种带锁存功能的模拟开关电路-CN202211283927.1在审
发明人：吕江萍;徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-10-20 - 公布日： 2023-01-20 - 主分类号： H03K17/687 文献下载
摘要：本发明公开了一种带锁存功能的模拟开关电路，所述模拟开关电路包括输入整形电路、锁存逻辑控制电路、电平转换电路、输出整形电路和开关电路；所述输入整形电路对接收到的电压信号进行整形，并将整形后的电压信号发送至锁存逻辑控制电路；所述锁存逻辑控制电路对接收到的电压信号进行不同逻辑控制，产生不同的第一控制信号；所述电平转换电路将第一控制信号的电压范围转换至预设的电压范围，生成第二控制信号；所述输出整形电路的输入端与所述电平转换电路的输出端相连，其输出端与所述开关电路相连，产生开关控制信号控制所述开关电路。本发明对开关电路功能进行延伸，使其具有锁存功能，提高了模拟开关电路的可靠性。
一种带锁存功能模拟开关电路

[发明专利]一种适用于片上集成的可编程逻辑阵列-CN202211307825.9在审
发明人：邱靖超;张栩豪;汪健;张磊;徐叔喜;吴杰 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-10-25 - 公布日： 2022-12-30 - 主分类号： H03K19/17728 文献下载
摘要：本发明公开了一种适用于片上集成的可编程逻辑阵列，包括两个相互独立但内部连接的PLA模块，每一个PLA模块包括16个PLA单元；每个PLA单元都包括一个四输入的查找表，通过配置实现任何基于四输入和一个触发器的逻辑输出功能。本发明的适用于片上集成的可编程逻辑阵列，可以方便集成于片上系统中。本发明设计的可编程逻辑阵列，由两个相互独立但内部连接的PLA模块组成，每一个模块包括16个PLA单元，易于和总线接口，调整好对应总线的时序，就可以与各种常见总线通信，例如针对ARM处理器的应用领域，PLA可以挂载到基于AMBA总线规范的AXI、AHB和APB总线上。本发明可以根据使用情况进行规模扩展，甚至用PLA来实现时序逻辑电路。
一种适用于集成可编程逻辑阵列

[发明专利]一种多核SoC共享外部存储器接口设计方法-CN202211046499.0在审
发明人：张磊;徐叔喜;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-08-30 - 公布日： 2022-11-29 - 主分类号： G06F30/3315 文献下载
摘要：本发明公开了一种多核SoC共享外部存储器接口设计方法，外部存储接口控制器内部设计配置全局控制寄存器、时钟配置寄存器和空间控制寄存器，进行外部存储接口控制器时钟配置，选用系统时钟时的分频系数，以及外部存储器时序控制；全局控制寄存器用于配置外部存储接口控制器内部工作时钟，及读取外部存储器状态；时钟配置寄存器用于配置外部存储接口控制器的输出时钟，连接外部存储器的工作时钟；空间控制寄存器用于外部存储接口控制器支持的四个存储器空间的外部存储器读写时序控制；本发明采用精简化设计将多个处理器核的外部存储器接口进行优化，共享一个外部存储器接口，取得了减小系统体积的效果，提高工作效率。
一种多核 soc 共享外部存储器接口设计方法

[发明专利]一种多通道总线协议转换设计方法-CN202211048975.2在审
发明人： 徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-08-30 - 公布日： 2022-11-29 - 主分类号： H04L69/08 文献下载
摘要：本发明公开了一种多通道总线协议转换设计方法，设计的单片集成电路上包括：UART逻辑控制单元，实现串并转换功能，将RXD接收的串行信号转换为并行数据；CAN逻辑控制单元，实现CAN总线协议转换功能，将外部端口RX接收的CAN总线转换为并行数据；时钟单元和波特率控制器，实现UART单元和CAN单元的时钟管理功能；主控制器，实现UART单元和CAN单元的初始化控制功能；FIFO，用于存储转换的数据。该发明实现了64路UART与64路CAN总线之间的半导体集成，很好的解决了总线协议转换模块体积大、成本高、灵活性低等问题，而且电路能以硬件方式实现透明转换，有效降低了数据转换延迟，提高传输速率。
一种通道总线协议转换设计方法

[发明专利]一种通用模数转换器的性能评估系统-CN202211045697.5在审
发明人：曾鑫;汪健;蒋鹏;张磊;徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-08-30 - 公布日： 2022-11-25 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种通用模数转换器的性能评估系统。该系统包括：主控芯片、数模转换芯片、待评估器件、高精度电源芯片、PC端；主控芯片分别与数模转换芯片和待评估器件相连，用于控制数模转换芯片的数据转换，以及用于控制待评估器件进行模数转换的速率；数模转换芯片与待评估器件相连，用于将转换后的数据发送至待评估器件；PC用于接收并保存待评估器件进行模数转换后的数据，通过内置的性能评估算法对数模转换后的数据进行性能评估。本发明通过软件和硬件结合的方式，实现了大多数高速、低速的模数转换器（ADC）以及嵌入式芯片中的ADC的性能进行评估，以及不同位数的ADC进行性能评估，有效地改善了传统的ADC性能评估方法，提高了应用开发的效率。
一种通用转换器性能评估系统

[发明专利]一种像元级窄脉冲采样保持电路-CN202210571410.6在审
发明人：白涛;李秋利;徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2022-05-24 - 公布日： 2022-08-30 - 主分类号： G01S7/4863 文献下载
摘要：本发明公开了一种像元级窄脉冲采样保持电路，包括若干开关电容组和D触发器；各开关电容组分别包括模拟开关和电容，所述模拟开关一端接脉冲电压信号输入端，另一端通过电容接地；各D触发器的CLK管脚连接共同的高频时钟CLK信号输入端，各个D触发器的Q管脚连接相邻排列的D触发器的D管脚依次串接，各D触发器的Q管脚还分别连接对应开关电容组的模拟开关的控制端。本发明中的D触发器由下降沿触发器和上升沿触发器交错排列组成，以保证高频时钟CLK的下降沿和上升沿均能采样，可以记录波形的幅度信息，且电路结构简单、功耗低，占用面积小，非常适合在阵列激光雷达接收器电路中使用。
一种像元级窄脉冲采样保持电路

[发明专利]一种基于AXI总线的FlexRay控制器-CN202111508992.5在审
发明人：张磊;张栩豪;王佚楠;徐叔喜;汪健 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2021-12-10 - 公布日： 2022-03-08 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种基于AXI总线的FlexRay控制器，包括：AXI协议模块、CHI协议模块、BMIF模块、通信控制器、时钟交叉单元、PE协议引擎，CHI总线转换为AXI总线协的转换接口，包括逻辑控制模块、内部缓存FIFO模块、协议转换控制模块。本发明的优点是形成基于AXI总线的FlexRay控制器标准IP，利用该IP可以直接与SoC中AXI总线相接，使用时可以挂接于基于AXI总线的SoC电路中，不再需要进行总线协议转换。而且该IP模块设计时考虑了标准的AXI总线协议与传统的CHI协议，可以应用于原PowerPC处理器领域，也可应用于ARM处理器领域。
一种基于 axi 总线 flexray 控制器

[发明专利]一种角位移可控的多路步进电机控制系统-CN202111508993.X在审
发明人：邱靖超;汪健;徐叔喜;张磊 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2021-12-10 - 公布日： 2022-03-08 - 主分类号： H02P8/14 文献下载
摘要：本发明公开了一种角位移可控的多路步进电机控制系统，包括上位机、FPGA和多路驱动器，每路驱动器分别连接驱动一路步进电机；所述FPGA通过外围UART与上位机进行串行通信，FPGA中包括：串口数据读取模块、数据解析模块、角位移控制模块、脉冲发生器、发送驱动脉冲、锁相环，FPGA的系统顶层中，例化了各电机的控制模块并将实际输入控制指令作为信号源分配给对应模块。本发明充分利用FPGA丰富的逻辑资源，在设计顶层列化各控制模块，然后将接收到的控制指令分析和处理后分配到各个模块对不同的步进电机进行控制。与现有的控制系统相比，具有小型化、逻辑资源利用率高和开放性好的特点。
一种位移可控步进电机控制系统

1
2
下一页»
尾页
共 26 条