“迭代运算模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2053811个，建议您升级VIP下载更多相关专利

[发明专利]利用混沌原理产生随机数的装置及其动态口令牌-CN201110076888.3无效
发明人：余菲;唐建东;王静霞 -专利权人：深圳职业技术学院
申请日： 2011-03-29 - 公布日： 2011-07-27 - 主分类号： G06F7/58 文献下载
摘要：本发明涉及一种利用混沌原理产生随机数的装置，包括密码产生模块、迭代运算模块、随机数输出处理模块以及迭代运算控制模块；其中：所述密码产生模块用于产生初始密码，并将所述初始密码传输到所述迭代运算模块；所述迭代运算模块用于将所述迭代运算控制模块传输来的迭代对象进行迭代运算后得到随机数；所述随机数输出处理模块用于按照设定变换所述随机数并输出；所述迭代运算控制模块与所述迭代运算模块的输出连接，并在所述迭代运算模块的运算中为所述迭代运算模块提供迭代运算的对象。
利用混沌原理产生随机数装置及其动态口令

[发明专利]一种基于硬件加速的运算电路系统及芯片-CN202110719972.6有效
发明人：詹植铜;何再生;肖刚军 -专利权人：珠海一微半导体股份有限公司
申请日： 2021-06-28 - 公布日： 2022-07-08 - 主分类号： G06F9/30 文献下载
摘要：本发明公开一种基于硬件加速的运算电路系统及芯片，该运算电路系统包括开平方迭代模块和倒数迭代模块；开平方迭代模块，用于倒数迭代运算的结束标志有效且开平方迭代运算的结束标志无效时，控制预先设置的待开方数和倒数迭代模块输出的符合预设收敛条件的倒数结果相乘以进行预定精度的开平方迭代运算；倒数迭代模块，用于在倒数迭代运算的使能标志有效时，在当前一级倒数迭代运算中，控制倒数迭代模块在上一级倒数迭代运算中输出的倒数结果和开平方迭代模块在上一级开平方迭代运算中输出的平方根结果，获得倒数迭代模块输出的符合预设收敛条件的倒数结果完成对倒数迭代运算公式和开平方迭代运算的硬件化处理，并避免使用除法器。
一种基于硬件加速运算电路系统芯片

[发明专利]一种基于FPGA硬件的OFFICE2007文档破解系统-CN201810189146.3在审
发明人：郭振扬 -专利权人：广州慧睿思通信息科技有限公司
申请日： 2018-03-08 - 公布日： 2018-09-21 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种基于FPGA硬件的OFFICE2007文档破解系统，包括：输入接口模块、OFFICE2007破解模块单元和输出接口模块；OFFICE2007破解模块包括：口令生成模块、SHA1迭代运算模块、密钥解密模块；输出接口模块上报破解结果。本发明充分利用FPGA技术进行运算加速，N个基础SHA1运算模块级联参与几万次迭代SHA1运算，同时提高模块时钟频率，加速了SHA1迭代运算；迭代SHA1运算模块和密钥解密模块可以并行工作，能够提高对OFFICE2007
破解输出接口模块密钥解密文档破解运算模块迭代文档运算迭代运算模块口令生成模块输入接口模块迭代运算模块单元模块时钟解密口令级联穷举并行上报

[发明专利]一种在FPGA上实现SM4加密算法的模块及方法-CN202011347469.4在审
发明人：肖隆腾 -专利权人：神州龙芯智能科技有限公司
申请日： 2020-11-26 - 公布日： 2021-05-07 - 主分类号： G06F21/60 文献下载
摘要：本发明公开一种在FPGA上实现SM4加密算法的模块及方法，该模块包括一密钥扩展算法模块和一加密运算模块，密钥扩展算法模块接收初始密钥数据，对该初始密钥数据进行多轮迭代运算，每一轮迭代需该轮的轮密钥参与运算，生成轮密钥数据；加密运算模块接收待加密的明文数据和轮密钥数据，利用轮密钥数据对明文数据进行多轮迭代加密运算，每一轮迭代需该轮的轮密钥参与运算，生成最终的密文数据。本发明大大节约SM4运算所占用的时钟资源，在FPGA中的资源占用更少，提高加密算法的运算速度。
一种 fpga 实现 sm4 加密算法模块方法

[实用新型]迭代干扰消除装置-CN200820079822.3无效
发明人：叶军民 -专利权人：北京汉潮大成科技孵化器有限公司
申请日： 2008-04-08 - 公布日： 2009-02-04 - 主分类号： H04B1/707 文献下载
摘要：本实用新型提供一种迭代干扰消除装置，其包括依次连接的：预条件模块，迭代运算模块和反预条件模块；该预条件模块包括依次连接的乔莱斯基分解模块，矩阵计算模块和接收矢量预条件模块；该迭代运算模块包括依次连接的初始迭代参量选择模块，第一收敛性检测模块，迭代计算核心模块。本实用新型提供的迭代干扰消除装置，用于消除码间干扰及其它用户的多址干扰，能动态控制迭代次数和运算复杂度，且收敛速度较快，能精确检测所有用户所占全部码道上的数据，达到最佳的接收效果。
干扰消除装置

[发明专利]一种基于CORDIC算法的鉴相装置及方法-CN201710610226.7有效
发明人：陈文捷 -专利权人：珠海泰为电子有限公司
申请日： 2017-07-24 - 公布日： 2023-06-02 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种基于CORDIC算法的鉴相装置及方法，所述装置包括依次连接的数据预处理模块、CORDIC迭代运算模块、相位校正模块；所述CORDIC迭代运算模块包括幅度运算模块、相位运算模块、相位误差运算模块；所述幅度运算模块的两个输出端口分别与相位运算模块、相位误差运算模块连接；所述相位运算模快与相位误差运算模块的输出端与相位校正模块的输入端连接；所述相位校正模块将相位运算模块输出的相位迭代运算结果与相位误差运算模块输出的累积相位截止误差相加本发明利用相位误差运算模块计算累积的相位截断误差，结合相位校正模块将累积的相位截断误差加在经典CORDIC算法的鉴相结果上，有效降低了相位截断误差的累积对鉴相精度的影响。
一种基于 cordic 算法装置方法

[实用新型]一种基于CORDIC算法的鉴相装置-CN201720904569.X有效
发明人：陈文捷 -专利权人：珠海泰芯半导体有限公司
申请日： 2017-07-24 - 公布日： 2018-05-11 - 主分类号： G06F7/544 文献下载
摘要：本实用新型公开了一种基于CORDIC算法的鉴相装置，所述装置包括依次连接的数据预处理模块、CORDIC迭代运算模块、相位校正模块；所述CORDIC迭代运算模块包括幅度运算模块、相位运算模块、相位误差运算模块；所述幅度运算模块的两个输出端口分别与相位运算模块、相位误差运算模块连接；所述相位运算模快与相位误差运算模块的输出端与相位校正模块的输入端连接；所述相位校正模块将相位运算模块输出的相位迭代运算结果与相位误差运算模块输出的累积相位截止误差相加本实用新型利用相位误差运算模块计算累积的相位截断误差，结合相位校正模块将累积的相位截断误差加在经典CORDIC算法的鉴相结果上，有效降低了相位截断误差的累积对鉴相精度的影响。
一种基于 cordic 算法装置

[发明专利]基于CORDIC算法的三角函数计算装置及方法-CN202110398378.1有效
发明人：郑添;蔡刚;黄志洪 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2021-04-09 - 公布日： 2023-09-26 - 主分类号： G06F7/548 文献下载
摘要：装置包括：特殊角度判别模块，配置来判断输入角度是否为0、±π/6、±π/4、±π/3、±π/2、±2π/3、±3π/4、±5π/6、±π，如果是则不进行迭代，输出存储在存储模块中的三角函数值；象限映射模块，配置来对输入的角度值进行判断，并将其转换到[‑π/2,π/2]；单步迭代模块，包含N/2级流水线，配置来在迭代控制模块的控制下进行初始的迭代运算；双步迭代模块，配置来在单步迭代模块之后，包含N/4级流水线，在迭代控制模块下进行双步迭代运算；迭代控制模块，配置来判断单步迭代模块和双步迭代模块是否完成迭代，并控制完成全部迭代；存储模块，配置来存储特殊角度判别模块中的特殊角度三角函数值和迭代运算过程中所需要的常数
基于 cordic 算法三角函数计算装置方法

[发明专利]一种快速除法器和除法运算方法-CN201911242077.9有效
发明人：马贵霞;柳会鹏 -专利权人：北京多思安全芯片科技有限公司
申请日： 2019-12-06 - 公布日： 2022-10-11 - 主分类号： G06F7/496 文献下载
摘要：本发明公开了一种快速除法器和除法运算方法，所述快速除法器包括有效位扫描模块和运算模块，所述运算模块包括除数倍数预判单元、减法单元、商生成单元和余数生成单元；所述有效位扫描模块，用于扫描并确定除数和被除数的有效位，并确定初始余数及迭代减法的次数；所述除数倍数预判单元，用于确定用于每次迭代运算的除数倍数；所述减法单元，用于实现初始余数或新余数与除数的N倍进行减法迭代运算；所述余数生成单元，用于将被除数的未处理的最高的i位二进制数对所述差值进行补位生成新余数；所述商生成单元，用于确定每次迭代的商，最终商由各次迭代的商按照迭代顺序组合生成。上述方案通过确定有效位，能够减少减法迭代运算次数，并且通过选择与合理的除数倍数比较进行迭代商的预判，从而减少减法器数量减小了运算的规模，提高了运算的速度。
一种快速法器除法运算方法

[发明专利]运算装置及方法-CN201811085529.2有效
发明人：不公告发明人 -专利权人：安徽寒武纪信息科技有限公司
申请日： 2018-09-18 - 公布日： 2021-02-05 - 主分类号： G06F7/78 文献下载
摘要：本公开属于计算机领域，更具体地涉及一种运算装置及方法，所述运算装置，包括：运算控制模块，用于接收或确定分块信息；迭代运算模块，用于根据所述分块信息对运算矩阵进行迭代分块、转置及迭代合并运算，得到所述运算矩阵的转置矩阵本公开提出的装置及方法，在降低操作时间复杂度的同时也使运算操作的使用更为简单高效。
运算装置方法

[发明专利]基于CORDIC算法的反馈和流水线结构相结合的三角函数运算器-CN201210433693.4有效
发明人：陈庆宇;盛廷义;李小波;李立;陈佳杰 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2012-11-02 - 公布日： 2013-03-20 - 主分类号： G06F7/548 文献下载
摘要：本发明公开了一种基于CORDIC算法的反馈和流水线结构相结合的三角函数运算器，包括基于软件配置的寄存器组模块、运算控制模块及伪流水运算迭代单元组成。基于软件配置的寄存器组模块包括A、B两类寄存器；运算控制模块负责寄存器组模块和伪流水运算迭代单元的连接；伪流水运算迭代单元由实现CORDIC算法的n级流水单元组成。本发明提出的基于配置的伪流水CORDIC算法结构在不增加硬件电路开销且支持一定程度并行三角函数计算的前提下，通过将运算迭代单元的输出不断反馈回其输入的伪流水形式，实现无限制精度的三角函数运算。
基于 cordic 算法反馈流水线结构相结合三角函数运算器

[发明专利]一种基于不恢复余数法的硬件开方模块-CN202211499511.3在审
发明人：刘昊;钱超 -专利权人：昆山市工业技术研究院有限责任公司;东南大学苏州研究院
申请日： 2022-11-28 - 公布日： 2023-05-16 - 主分类号： G06F17/10 文献下载
摘要：本发明公开一种基于不恢复余数法的整数开方硬件模块，该模块包括：总线接口单元和开方迭代运算单元；其中，总线接口单元采用AHB协议，负责CPU与硬件加速内核之间的控制信号和数据交互，同时控制各个模块之间的信号交互，针对外部总线输入数据进行预处理，实现对输入到迭代模块中的输入值进行调整，优化迭代次数，并调整输出结果；开方迭代运算单元完成不恢复余数算法整数开方功能，由单次的迭代模块来构成逐级流水线结构。由单次的迭代模块来构成逐级流水线结构，同时充分利用业内常用MCU总线外设挂载需求和低成本方案，提高开方运算的运算效率，利用传统浮点开方硬件实现算法变换成整数运算，并设计接口以兼容计算能力较低的内核应用。
一种基于恢复余数硬件开方模块

[发明专利]坐标旋转数字运算电路及其方法、信号处理电路和芯片-CN202210782696.2在审
发明人：刘福良;房旭 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-07-05 - 公布日： 2022-10-11 - 主分类号： G06F7/544 文献下载
摘要：本申请实施例涉及一种坐标旋转数字运算电路及其方法、信号处理电路和芯片，所述坐标旋转数字运算电路，包括：迭代运算模块，用迭代运算模块包括：横坐标运算单元，用于当kn时，根据第k‑1次迭代运算获取的第k横坐标x(k)和第k纵坐标y(k)获取第k+1横坐标x(k+1)；当k≥n时，根据第k横坐标x(k)获取第k+1横坐标x(k+1)；纵坐标运算单元，与横坐标运算单元连接，用于根据第k横坐标x(k)和第k纵坐标y(k)获取第k+1纵坐标y(k+1)；相位运算单元，与纵坐标运算单元连接，用于根据第k‑1次迭代运算获取的第k相位phase(k)和第k纵坐标y(k)获取第k+1相位phase(k+1)；输出模块，与迭代运算模块连接
坐标旋转数字运算电路及其方法信号处理芯片

[发明专利]一种基于SM3算法的密码模块的防攻击方法及装置-CN201510338741.5有效
发明人：郭丽敏;王立辉;张志敏;李大为;罗鹏;莫凡 -专利权人：上海复旦微电子集团股份有限公司;国家密码管理局商用密码检测中心
申请日： 2015-06-17 - 公布日： 2019-11-05 - 主分类号： H04L9/32 文献下载
摘要：本发明提供了一种基于SM3算法的密码模块的防攻击方法及装置。所述方法包括：在所述密码模块调用SM3算法的压缩函数对消息m′的第i个消息分组B⁽ⁱ⁾进行迭代运算以前，获取随机数并分别存储在第二寄存器中；将所获取到的随机数分别与对应的第一寄存器的初始值进行异或运算，并将异或运算后的结果作为第1轮迭代运算中所述第一寄存器的起始值；当所述密码模块调用SM3算法的压缩函数对所述消息分组B⁽ⁱ⁾进行迭代运算时，将所述压缩函数中的算术加运算转换为掩码的模加运算；计算前M轮迭代运算的每一轮迭代运算中各个第一寄存器的值及对应的掩码。应用所述方法可以提高所述密码模块的安全性。
一种基于 sm3 算法密码模块攻击方法装置

[发明专利]一种基于定点数的三角函数运算电路-CN201810893633.8有效
发明人：何再生;王悦林 -专利权人：珠海一微半导体股份有限公司
申请日： 2018-07-27 - 公布日： 2023-05-05 - 主分类号： G06F7/548 文献下载
摘要：本发明公开一种基于定点数的三角函数运算电路，该三角函数运算电路中，预处理模块(101)与DDR模块(100)相连接，迭代运算模块(103)与预处理模块(101)连接，在迭代计数模块(102)的计数拍数的驱动下，根据预处理模块(101)输出的操作数一的预处理结果和操作数二的预处理结果所提前确定的运算结果符合位，输入的操作数在本级的当前输出作为本级的下一次输入以形成反馈结构在同一级迭代，当完成16次迭代运算后输出补码处理的三角函数结果相对现有技术，本发明公开的运算电路节省处理器的软件指令资源，并在电路规模不变的前提下保证运算精度不变。
一种基于点数三角函数运算电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条