[发明专利]一种快速除法器和除法运算方法有效
| 申请号： | 201911242077.9 | 申请日： | 2019-12-06 |
| 公开（公告）号： | CN111104092B | 公开（公告）日： | 2022-10-11 |
| 发明（设计）人： | 马贵霞;柳会鹏 | 申请（专利权）人： | 北京多思安全芯片科技有限公司 |
| 主分类号： | G06F7/496 | 分类号： | G06F7/496 |
| 代理公司： | 北京市隆安律师事务所 11323 | 代理人： | 付建军 |
| 地址： | 100195 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种快速除法器和除法运算方法，所述快速除法器包括有效位扫描模块和运算模块，所述运算模块包括除数倍数预判单元、减法单元、商生成单元和余数生成单元；所述有效位扫描模块，用于扫描并确定除数和被除数的有效位，并确定初始余数及迭代减法的次数；所述除数倍数预判单元，用于确定用于每次迭代运算的除数倍数；所述减法单元，用于实现初始余数或新余数与除数的N倍进行减法迭代运算；所述余数生成单元，用于将被除数的未处理的最高的i位二进制数对所述差值进行补位生成新余数；所述商生成单元，用于确定每次迭代的商，最终商由各次迭代的商按照迭代顺序组合生成。上述方案通过确定有效位，能够减少减法迭代运算次数，并且通过选择与合理的除数倍数比较进行迭代商的预判，从而减少减法器数量减小了运算的规模，提高了运算的速度。 | ||
| 搜索关键词： | 一种 快速 法器 除法 运算 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京多思安全芯片科技有限公司，未经北京多思安全芯片科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911242077.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 除法合成-201711032975.2
- 托马斯·罗斯 - 畅想科技有限公司
- 2017-10-30 - 2023-06-20 - G06F7/496
- 一种用于根据舍入方案确定比率x/d的二进制逻辑电路，其中x是位长度w的变量整数输入，并且d是2
- 一种快速除法器和除法运算方法-201911242077.9
- 马贵霞;柳会鹏 - 北京多思安全芯片科技有限公司
- 2019-12-06 - 2022-10-11 - G06F7/496
- 本发明公开了一种快速除法器和除法运算方法，所述快速除法器包括有效位扫描模块和运算模块，所述运算模块包括除数倍数预判单元、减法单元、商生成单元和余数生成单元；所述有效位扫描模块，用于扫描并确定除数和被除数的有效位，并确定初始余数及迭代减法的次数；所述除数倍数预判单元，用于确定用于每次迭代运算的除数倍数；所述减法单元，用于实现初始余数或新余数与除数的N倍进行减法迭代运算；所述余数生成单元，用于将被除数的未处理的最高的i位二进制数对所述差值进行补位生成新余数；所述商生成单元，用于确定每次迭代的商，最终商由各次迭代的商按照迭代顺序组合生成。上述方案通过确定有效位，能够减少减法迭代运算次数，并且通过选择与合理的除数倍数比较进行迭代商的预判，从而减少减法器数量减小了运算的规模，提高了运算的速度。
- 乘法累加乘积指令-201711367078.7
- 内尔·伯吉斯;大卫·雷蒙德·鲁茨;贾维尔·迪亚兹·布鲁格拉 - ARM有限公司;安谋科技（中国）有限公司
- 2017-12-18 - 2018-11-02 - G06F7/496
- 本公开涉及乘法累加乘积指令。本文提供了一种设备，该设备具有包括L×M乘法器阵列的处理电路。与处理电路相关联的指令解码器支持用于生成至少一个结果元素的乘法累加乘积(MAP)指令，该至少一个结果元素对应于J位操作数的E位部分和K位操作数的F位部分的相应E×F乘积的和，其中1
- 专利分类
