“管芯图形”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果216341个，建议您升级VIP下载更多相关专利

[发明专利]版图图形-CN202111438403.0在审
发明人：王绪根;刘希仕;刘秀勇;朱联合;吴长明;姚振海;陈骆 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-11-30 - 公布日： 2022-03-08 - 主分类号： H01L21/033 文献下载
摘要：本申请公开了一种版图图形，包括：第一图形，其位于管芯区域内，且位于管芯区域的角落；第二图形，其面积大于第一图形的面积，第二图形位于管芯区域内，第二图形和第一图形不重叠；该版图图形应用于对目标晶圆进行光刻处理，目标晶圆上形成有聚酰亚胺层，通过该版图图形进行光刻处理后，目标晶圆上第一图形和第二图形所在的区域暴露，去除第一图形和所述第二图形所在区域的聚酰亚胺层后，需要进行背部减薄处理和正面撕膜处理。本申请通过将管芯区域内面积较小的第一图形设置在管芯区域的角落，从而能够在一定程度上避开撕膜的方向，降低第一图形附近的脱落现象，进而提高了产品的可靠性和良率。
版图图形

[发明专利]一种多管芯封装方法-CN201811145179.4在审
发明人：王钊 -专利权人：南京中感微电子有限公司
申请日： 2018-09-29 - 公布日： 2019-02-15 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种多管芯封装方法，其包括：提供预封装体，所述预封装体包括引线框架和放置于所述引线框架上的多个管芯，每个管芯的上表面均设置有多个金属触点；在所述预封装体的上表面淀积金属层；图形化所述金属层，以形成金属连线图形，所述金属连接图形包括多条金属连线，通过所述金属连线连接不同管芯的金属触点，以实现管芯之间的互连。与现有技术相比，本发明在放置于引线框架上的多个管芯的上表面形成金属层连接图形，以实现多管芯之间的电连接，从而提高多管芯封装体的芯片性能。
管芯多管芯引线框架上表面预封装金属触点金属连线金属层封装金属连线图形淀积金属金属连接连接图形电连接封装体图形化互连芯片

[发明专利]一种多管芯封装体-CN201811145621.3在审
发明人：王钊 -专利权人：南京中感微电子有限公司
申请日： 2018-09-29 - 公布日： 2019-03-12 - 主分类号： H01L23/535 文献下载
摘要：本发明提供一种多管芯封装体，其包括：预封装体，所述预封装体包括引线框架和放置于所述引线框架上的多个管芯，每个管芯的上表面均设置有多个金属触点；形成于所述预封装体的上表面的金属连线图形，所述金属连接图形包括多条金属连线，通过所述金属连线连接不同管芯的金属触点，以实现管芯之间的互连。本发明在放置于引线框架上的多个管芯的上表面形成金属层连接图形，以实现多管芯之间的电连接，从而提高多管芯封装体的芯片性能。
管芯多管芯引线框架封装体上表面预封装金属触点金属连线金属连线图形金属连接连接图形电连接金属层互连芯片

[发明专利]带有ZnO微米图形阵列的LED管芯及其制备方法-CN201210257595.X有效
发明人：吴拥中;尹正茂;郝霄鹏;刘晓燕;徐现刚 -专利权人：山东大学
申请日： 2012-07-24 - 公布日： 2012-10-24 - 主分类号： H01L33/44 文献下载
摘要：本发明公开了一种带有ZnO微米图形阵列的LED管芯及其制备方法，该LED管芯是在LED管芯的发光面上溅射有一层的ZnO种子层，ZnO种子层上生长有ZnO微米图形阵列，其制备包括以下步骤：（1）生长LED外延片，制作完整结构的LED管芯；（2）在LED发光面溅射一层ZnO种子层；（3）在LED表面制作光刻胶微米周期图形；（4）以光刻胶微米周期图形为模板生长ZnO微米图形阵列；（5）用去胶液去除光刻胶，即得到ZnO微米图形阵列的LED。本发明不仅可以更高比例的提取发射光，也保证了发光二极管整个发光表面出光的均匀性，制作简单，成本低，不会对LED管芯的电学性能造成破坏，能够提高平板GaN基LED的发光效率约40%。
带有 zno 微米图形阵列 led 管芯及其制备方法

[发明专利]用于分解式3D结构化SoC的原子性处置-CN202211089570.3在审
发明人： R·帕尔;A·安南塔拉曼;L·帕普;D·毕;G·J·加西亚;A·考克;J·雷;R·乔希;S·A·乔希;M·古普塔 -专利权人：英特尔公司
申请日： 2022-09-07 - 公布日： 2023-04-11 - 主分类号： G06F9/48 文献下载
摘要：在进一步的实施例中，提供了片上系统集成电路(SoC)，该SoC包括：有源基础管芯，包括第一缓存存储器；第一管芯，安装在有源基础管芯上并与有源基础管芯耦合；以及第二管芯，安装在有源基础管芯上并与有源基础管芯和第一管芯耦合第一管芯包括互连组织、输入/输出接口和原子性操作处置器。第二管芯包括图形处理元件的阵列以及至有源基础管芯的第一缓存存储器的接口。图形处理元件中的至少一个配置成用于经由原子性操作处置器执行对存储器设备的原子性操作。
用于分解结构 soc 原子处置

[发明专利]带有ZnO微米和纳米复合结构的LED管芯及其制备方法-CN201210258879.0有效
发明人：吴拥中;尹正茂;郝霄鹏;刘晓燕;徐现刚 -专利权人：山东大学
申请日： 2012-07-24 - 公布日： 2012-10-24 - 主分类号： H01L33/44 文献下载
摘要：本发明公开了一种带有ZnO微米和纳米复合结构的LED管芯及其制备方法，该LED管芯是在LED管芯的发光面上生长有ZnO微米图形阵列，在ZnO微米图形阵列上垂直生长有纳米棒，其制备包括以下步骤：（1）生长LED外延片，制作完整结构的LED管芯；（2）在LED发光面溅射一层ZnO种子层；（3）在LED表面制作光刻胶微米周期图形；（4）以光刻胶微米周期图形为模板生长ZnO微米图形阵列；（5）用去胶液去除光刻胶，得到ZnO微米图形阵列，（6）在ZnO微米图形阵列上溅射一层ZnO种子层；（7）在ZnO微米图形阵列上生长ZnO纳米棒阵列。
带有 zno 微米纳米复合结构 led 管芯及其制备方法

[发明专利]半导体器件及其形成方法-CN201910909760.7有效
发明人：刘浩君;萧景文;许国经;李明机 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-25 - 公布日： 2021-09-14 - 主分类号： H01L23/10 文献下载
摘要：半导体器件包括：管芯结构，包括多个管芯区和多个第一密封环。多个第一密封环中的每一个围绕多个管芯区的相应管芯区。半导体器件还包括围绕多个第一密封环的第二密封环以及接合到管芯结构的多个连接件。多个连接件中的每一个具有细长的平面图形状。多个连接件中的每一个的细长平面图形状的长轴朝向管芯结构的中心定向。
半导体器件及其形成方法

[发明专利]用于图形操作的多片架构-CN202080011597.3在审
发明人： A·考克;B·阿什博;S·贾纳斯;A·阿南塔拉曼;A·R·阿普;N·库雷;V·乔治;A·亨特;B·英斯科;E·乌尔德-阿迈德-瓦尔;S·潘尼尔;V·兰加纳坦;J·雷;K·辛哈;L·斯特里拉马萨尔玛;P·萨蒂;S·唐格里 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-09-07 - 主分类号： G06F12/0804 文献下载
摘要：实施例总体上涉及用于图形操作的多片架构。装置的实施例包括：用于图形操作的多片架构，包括多片图形处理器，多片处理器包括：一个或多个管芯；多个处理器片，安装在一个或多个管芯上；以及结构，用于互连一个或多个管芯上的处理器片，其中，结构用于启用多个处理器片中的处理器片之间的通信
用于图形操作架构

[发明专利]圆片测量数据图形显示方法-CN201010578084.9无效
发明人：赵石军 -专利权人：无锡华润上华半导体有限公司
申请日： 2010-12-08 - 公布日： 2012-07-04 - 主分类号： G06F9/44 文献下载
摘要：本发明提供了一种圆片测量数据图形显示方法，其中，包括：通过VB读取数据文件、获取所有坐标及测量数据值信息；根据系统设置或用户定义获取每个坐标的测量数据值对应的管芯颜色；获取X、Y方向坐标的最大值、最小值，确定坐标原点，及根据PitureBox大小计算每个管芯的宽度、高度；另，依次处理所有坐标及测量数据值，根据坐标原点计算当前坐标的位置并根据测量数据值确定画图颜色；根据当前点坐标位置及管芯宽度、高度画出管芯的4条边；根据画图颜色及管芯坐标范围填充管芯颜色。本发明的有益效果是：快速的显示圆片的图形；通过用户指定的逻辑对图形进行颜色的叠加；对多个种类型的数据源进行处理，并对多种类型数据源的相同管芯进行合并分析。
测量数据图形显示方法

[发明专利]柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法-CN200980145653.6无效
发明人： Y·刘 -专利权人：费查尔德半导体有限公司
申请日： 2009-10-22 - 公布日： 2011-10-12 - 主分类号： H01L23/12 文献下载
摘要：本发明公开了半导体管芯封装、系统和其制造方法。示范的封装包括：图形导电层，导电层具有第一表面、第二表面和介于第一和第二表面之间的第一厚度；半导体管芯设置在图形导电层的第一表面上并与其电气地连接；多个导电体设置在图形导电层的第二表面上并与其电气地连接，各个导电体的厚度大于第一厚度；以及电气绝缘材料本体设置在半导体管芯和一部分的图形导电层的第一表面上。另一实施例还包括设置在图形导电层第二表面上并与其电气地偶联的第二半导体管芯。
柔性堆叠半导体管芯封装使用系统以及制造方法

[发明专利]晶圆的测试方法-CN201110436854.0有效
发明人：王磊;马松 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-12-22 - 公布日： 2012-06-27 - 主分类号： G01R31/26 文献下载
摘要：一种晶圆的测试方法，晶圆包括多种管芯，不同种管芯具有不同的排布位置和排布周期，测试方法包括：对测试设备进行初始化设置，初始化设置包括获取各管芯在晶圆上的排布位置和排布周期、各管芯的对准图形；基于管芯在晶圆上的排布位置和排布周期获得测试设备平移晶圆的平移轨迹；将晶圆放置于测试设备中，基于初始位置处的第一管芯的对准图形对第一管芯进行对准；测试设备通过第一管芯上的测试焊点进行测试；按照第一管芯的排布周期平移晶圆，完成晶圆上所有第一管芯的测试；继续平移晶圆、对准、测试，直至完成对所有管芯的测试；将晶圆从测试设备中取出。
测试方法

[发明专利]测试单个管芯的装置和方法-CN200680034185.1无效
发明人： T·H·多泽二世;B·N·埃尔德瑞奇;D·S·苏;I·Y·坎得罗斯;C·A·米勒 -专利权人：佛姆法克特股份有限公司
申请日： 2006-09-18 - 公布日： 2009-08-05 - 主分类号： G01R31/02 文献下载
摘要：披露了一种典型的管芯载体。在一些实施例中，管芯载体能够在管芯测试的同时保持多个分离的管芯。管芯可以便于测试管芯的图形排列在载体上。载体能够构成允许可互换的接口将不同的测试仪与载体相连接或者断开。载体也能够构成管芯的发货容器。
测试单个管芯装置方法

[发明专利]用于图形加速器的高带宽、低时延、等时结构-CN201811352448.4在审
发明人： L·帕普;A·阿南塔拉曼;R·古普塔;R·阿德勒 -专利权人：英特尔公司
申请日： 2018-11-14 - 公布日： 2019-07-02 - 主分类号： G06T1/20 文献下载
摘要：提供了用于低时延高带宽图形加速器管芯和存储器系统的技术。在示例中，图形加速器管芯可以包括：用于存储图形信息的多个存储器块，被配置为请求和接收来自多个存储器块的图形信息以供传送到显示器的显示引擎，被配置为生成图形信息并且将图形信息传送到多个存储器块的图形引擎，以及被配置为仲裁对图形信息的传送和接收的高带宽低时延等时结构。
图形信息图形加速器存储器块低时延高带宽等时管芯配置存储器系统存储图形图形引擎显示引擎显示器传送仲裁

[发明专利]光刻多余图形的检测方法-CN202111239114.8在审
发明人：沈小娟 -专利权人：无锡职业技术学院
申请日： 2021-10-25 - 公布日： 2021-12-14 - 主分类号： G03F7/20 文献下载
摘要：本发明涉及半导体制造领域，尤其涉及一种光刻多余图形的检测方法，包括：步骤1：光刻机在涂布有光刻胶的硅片上曝光管芯区域，设定硅片上的光刻版曝光区域为完整的管芯区域；控制光刻机工作台使硅片沿X方向和Y方向歩进M次，每次步进距离为N；其中，步进次数M为5‑15次，步进距离N为10‑50 um；步骤2：显影，检测周围未曝光区域是否有多余图形；若没有，则无光刻多余图形；若有，则通过扫描电子显微镜对多余图形进行定位；步骤3：根据多余图形的位置判断是否停止光刻机工作。本发明判断是否产生多余曝光图形，避免潜在的管芯良率损失。
光刻多余图形检测方法

[发明专利]高密度芯片尺寸封装及其制造方法-CN200310114167.2无效
发明人：郑永熙 -专利权人：三星电机株式会社
申请日： 2003-11-06 - 公布日： 2005-02-09 - 主分类号： H01L23/12 文献下载
摘要：高密度芯片尺寸封装包括具有在其上形成的电路图形的管芯，适合于在其上安装管芯的印刷电路板。印刷电路板具有管芯面积的100％至150％的面积，印刷电路板具有在其上形成的电路图形。在管芯上安装用于辐射来自管芯热量的散热片。以及在印刷电路板和散热片之间填充密封剂，用于可靠地连接印刷电路板和散热片，以及从外部屏蔽印刷电路板。
高密度芯片尺寸封装及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条