“硅蚀刻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果328546个，建议您升级VIP下载更多相关专利

[发明专利]抗反射层基板及其制作方法-CN200510124842.9有效
发明人：林烱暐;邓建甫;陈易良 -专利权人：大同股份有限公司
申请日： 2005-11-22 - 公布日： 2007-05-30 - 主分类号： H01L31/20 文献下载
摘要：本发明是有关于一种具有抗反射层的基板，以及其制作方法，其中方法包括：(a)提供一基板；(b)沉积一非晶硅层(amorphous Silicon)于基板上；以及(c)以一蚀刻液蚀刻非晶硅层及基板，且非晶硅层是被蚀刻液所移除
反射层及其制作方法

[发明专利]用于在硅衬底中形成扩散区的方法-CN201280048109.1有效
发明人：坎恩·C·伍;史蒂文·M·克拉夫特;保罗·卢斯科托福;史蒂夫·爱德华·莫里萨 -专利权人：太阳能公司
申请日： 2012-09-26 - 公布日： 2014-06-04 - 主分类号： H01L31/18 文献下载
摘要：所述方法包括将耐蚀刻掺杂剂材料沉积到硅衬底上，所述耐蚀刻掺杂剂材料包含掺杂剂源；利用所述耐蚀刻掺杂剂材料的非热固化在所述耐蚀刻掺杂剂材料中形成交联基质；以及将所述硅衬底和所述耐蚀刻掺杂剂材料加热到足够的温度以使所述掺杂剂源扩散到所述硅衬底内
用于衬底形成扩散方法

[发明专利]硅光子电路中的垂直镜-CN201010294280.3有效
发明人： J·赫克;A·刘;M·T·莫尔斯;H·荣 -专利权人：英特尔公司
申请日： 2010-09-21 - 公布日： 2011-04-27 - 主分类号： H01L31/18 文献下载
摘要：一种垂直全内反射(TIR)镜及其制造，其通过使用晶体硅蚀刻产生凹的轮廓来进行。从SOI晶片开始，使用深硅蚀刻以暴露掩埋氧化物层，然后对掩埋氧化物层进行湿法蚀刻(利用HF)，在Si器件层的底部表面开口。然后暴露该底部硅表面，使得在晶体蚀刻中，得到的形状是具有面的凹的梯形。这些面可以结合平面硅波导使用以基于TIR原理将光向上反射。或者，光可以从晶片上方耦合到硅波导中以用于诸如晶片级测试的目的。
光子电路中的垂直

[发明专利]一种高选择性且低泡的蚀刻液-CN202211573449.8在审
发明人：许真;张庭;贺兆波;李金航;武昊冉;李誉;董攀飞;叶瑞;罗海燕;刘春丽 -专利权人：湖北兴福电子材料股份有限公司
申请日： 2022-12-08 - 公布日： 2023-06-06 - 主分类号： C09K13/08 文献下载
摘要：本发明公开了一种高选择性且低泡的缓冲氧化物蚀刻液。该蚀刻液主要成分为氢氟酸、氟化铵、添加剂、表面活性剂以及超纯水。本发明的蚀刻液用于二氧化硅薄膜的蚀刻，并可同时抑制多晶硅层及氮化硅层蚀刻。其中添加剂可同时抑制多晶硅层及氮化硅层蚀刻，并在溶液体系中分散性好、不易起泡，可避免蚀刻过程不均匀。表面活性剂主要用于降低蚀刻液的表面张力，提高蚀刻液浸润性。本发明所述的蚀刻液对二氧化硅层和多晶硅层具有高选择性；同时对二氧化硅层和氮化硅层具有高选择性，蚀刻速率选择比≥12。本发明所述的蚀刻液可调整各组分含量，以满足不同制程中的二氧化硅层对多晶硅层和氮化硅层的蚀刻选择比要求。
一种选择性蚀刻

[发明专利]半导体晶体管的制造方法-CN200810111439.6无效
发明人：张贞烈 -专利权人：东部高科股份有限公司
申请日： 2008-06-12 - 公布日： 2008-12-17 - 主分类号： H01L21/336 文献下载
摘要：本发明披露了一种能限制在形成栅极的蚀刻工艺中所产生的器件缺陷的半导体晶体管的制造方法。该方法包括第一氧化层、氮化层和第二氧化层以这种顺序层压在半导体衬底上以形成ONO层；在该ONO层上涂覆多晶硅以形成多晶硅层；形成用于在多晶硅层上形成栅极的光刻胶图样；并利用该光刻胶图样作为蚀刻掩模第一次蚀刻多晶硅层，以保持预定的厚度，然后进行第二次蚀刻以除去第一次蚀刻残留的多晶硅层。
半导体晶体管制造方法

[发明专利]电子器件的制造方法-CN201480057389.1有效
发明人：平田泰之;松冈元 -专利权人：住友精密工业株式会社
申请日： 2014-11-07 - 公布日： 2018-06-12 - 主分类号： G02B26/08 文献下载
摘要：在从第一硅层(210)侧对SOI基板(200)进行蚀刻的第一蚀刻工序中，将第一结构体中的由第一硅层(210)所构成的部分形成为具有比最终形状还大的形状的预结构。在将最终掩模(390)形成在SOI基板(200)的第二硅层(230)侧的掩模形成工序中，将与第一结构体的最终形状对应的第一掩模(391)形成为布置在预结构内。在从第二硅层(230)侧对SOI基板(200)进行蚀刻的第二蚀刻工序中，通过利用第一掩模(391)对第二硅层(230)和预结构进行蚀刻，从而形成第一结构体的最终形状。
蚀刻硅层最终形状结构体掩模电子器件掩模形成制造

[发明专利]用于等离子体蚀刻工件的方法及装置-CN201710363139.6有效
发明人：尼古拉斯·洛奈;马克西姆·瓦瓦拉 -专利权人： SPTS科技有限公司
申请日： 2017-05-22 - 公布日： 2023-02-28 - 主分类号： H01L21/3065 文献下载
摘要：根据本发明，提供了一种在硅基板中等离子体蚀刻一个或多个特征的方法，所述方法包括以下步骤：使用循环蚀刻工艺进行主蚀刻，在该循环蚀刻工艺中沉积步骤和蚀刻步骤交替重复；以及进行过蚀刻以完成所述特征的等离子体蚀刻；其中：该过蚀刻包括一个或多个第一类蚀刻步骤和一个或多个第二类蚀刻步骤，所述第一和第二类蚀刻步骤中的每个步骤都包括通过离子轰击所述硅基板来进行蚀刻；以及所述一个或多个第二类蚀刻步骤期间的离子轰击相对于所述一个或多个第一类蚀刻步骤期间的离子轰击具有向内的倾斜本发明还提供了一种用上述方法蚀刻硅基板的装置。
用于等离子体蚀刻工件方法装置

[发明专利]绝缘膜的蚀刻方法、利用其的显示装置的制造方法以及显示装置-CN202110571713.3在审
发明人：金大洙;丁有光;赵晟原 -专利权人：三星显示有限公司
申请日： 2021-05-25 - 公布日： 2022-03-01 - 主分类号： H01L51/00 文献下载
摘要：本公开涉及绝缘膜的蚀刻方法、利用其的显示装置的制造方法以及显示装置，根据一实施例的绝缘膜的蚀刻方法包括：在基板之上依次形成第一栅极绝缘膜、非晶硅层、第一层间绝缘膜及第二层间绝缘膜的步骤；在第二层间绝缘膜之上涂布光致抗蚀剂，通过光刻工艺将光致抗蚀剂图案化的步骤；将图案化的光致抗蚀剂用作掩模，蚀刻第二层间绝缘膜及第一层间绝缘膜直至非晶硅层的至少一部分暴露的第一蚀刻步骤；蚀刻第二层间绝缘膜及第一层间绝缘膜的第二蚀刻步骤；蚀刻非晶硅层的第三蚀刻步骤；及蚀刻第一栅极绝缘膜的第四蚀刻步骤，第二蚀刻步骤中使用的蚀刻气体包括第一及第二层间绝缘膜相对于非晶硅层的蚀刻选择比高于第一蚀刻步骤中使用的蚀刻气体的物质。
绝缘蚀刻方法利用显示装置制造以及

[发明专利]使表面光滑的方法-CN201711265604.9有效
发明人：罗兰·芒福德 -专利权人： SPTS科技有限公司
申请日： 2017-12-05 - 公布日： 2023-05-12 - 主分类号： H01L21/3065 文献下载
摘要：根据本发明，提供一种使硅衬底的表面光滑的方法，该方法包括以下步骤：提供具有后侧表面的硅衬底，其中硅衬底已被研磨以使后侧表面具有相关粗糙度；以及使用等离子体蚀刻处理使硅衬底的后侧表面光滑；其中等离子体蚀刻处理包括以下步骤：执行第一等离子体蚀刻步骤，该第一等离子体蚀刻步骤形成从后侧表面竖立的多个突起；以及执行第二等离子体蚀刻步骤，该第二等离子体蚀刻步骤至少部分地蚀刻突起，以提供呈现镜面反射的光滑后侧表面。
表面光滑方法

[发明专利]半导体装置制造方法-CN200710084205.2无效
发明人：山田哲也;野村洋治 -专利权人：三洋电机株式会社
申请日： 2007-02-27 - 公布日： 2007-09-12 - 主分类号： H01L21/822 文献下载
摘要：在半导体基板(60)上，利用CVD法等形成硅氮化膜(86)之后，形成包括布线结构层的层叠结构(88)。在层叠结构(88)上形成在受光部上具有开口的光致抗蚀剂膜(122)，以其为蚀刻掩模进行对层叠结构(88)的蚀刻处理。对该蚀刻而言，作为确保层间绝缘膜对硅氮化膜的蚀刻选择比的种类·条件，在该蚀刻处理中使硅氮化膜(86)作为蚀刻抑制膜起作用。在开口部分(116)的底部露出的硅氮化膜(86)构成反射防止膜。从而可简化对光检测器的受光部上的布线结构层等进行蚀刻来形成开口部分时的工序。
半导体装置制造方法

[发明专利]基板处理方法以及基板处理装置-CN202180052201.4在审
发明人：根来世;小林健司 -专利权人：株式会社斯库林集团
申请日： 2021-07-21 - 公布日： 2023-04-18 - 主分类号： H01L21/306 文献下载
摘要：在侧面95s的上部的至少一部分以及侧面95s的下部的至少一部分露出表示单晶硅、多晶硅以及非晶硅中的至少一个的蚀刻对象物。通过将溶解了非活性气体的碱性的第一蚀刻液供给至基板W，对蚀刻对象物进行蚀刻。通过在第一蚀刻液被供给至基板W之前或者在第一蚀刻液被供给至基板W之后将溶解了溶解气体且溶氧浓度比第一蚀刻液高的碱性的第二蚀刻液供给至基板W，对蚀刻对象物进行蚀刻。
处理方法以及装置

[发明专利]制备具有W/WN/多晶硅分层薄膜的半导体器件的方法-CN200510063890.1无效
发明人：小藤直行 -专利权人：尔必达存储器股份有限公司
申请日： 2005-04-07 - 公布日： 2005-10-12 - 主分类号： H01L21/3065 文献下载
摘要：一种制备半导体器件的方法，该方法包括如下步骤：在SiO₂层上顺序沉积多晶硅层、WN层和W层；在W层上形成掩模图案；通过使用在W和WN之间具有高蚀刻选择比的第一蚀刻气体中的等离子体来选择性蚀刻W层，通过使用在WN和Si之间具有高蚀刻选择比的第二蚀刻气体中的等离子体来选择性蚀刻WN层和多晶硅层，和通过使用在Si和二氧化硅之间具有高蚀刻选择比的第三蚀刻气体中的等离子体来选择性蚀刻多晶硅层13。
制备具有 wn 多晶分层薄膜半导体器件方法

[发明专利]深沟道电容器的制作方法-CN99108431.4有效
发明人： A·米凯利斯;R·拉纳德;B·弗里特纳 -专利权人：西门子公司
申请日： 1999-06-09 - 公布日： 2004-06-16 - 主分类号： H01L21/3065 文献下载
摘要：通过反应离子蚀刻工艺，以一种使其具有包含多个腰部的外形的方式，在硅晶片中蚀刻用于形成DRAM的存储电容器的垂直沟道。采用以下方法来获得这种外形：在反应离子蚀刻过程中改变硅晶片被支撑在其上的底盘中冷却剂流率，以便在该蚀刻过程中改变该硅晶片的温度。另一种方法是，通过或者改变蚀刻室中不同气体的比例，或者改变蚀刻室中总的气体压力来实现所述多腰部外形。
深沟电容器制作方法

[发明专利]气体喷射以均匀地蚀刻基片-CN200780023257.7无效
发明人：哈米特·辛格;戴维·寇奥珀勃格;瓦尔德·瓦赫迪 -专利权人：朗姆研究公司
申请日： 2007-06-05 - 公布日： 2009-07-01 - 主分类号： H01L21/02 文献下载
摘要：一种具有提高的关键尺寸均一性的蚀刻半导体基片的方法包括在电感耦合等离子蚀刻室中基片支撑件上支撑半导体基片；提供第一蚀刻气体该半导体基片之上的中间区域；提供包括至少一种含硅气体的第二气体至该半导体基片之上围绕该中间区域的边缘区域，其中该第二气体中硅浓度大于该第一蚀刻气体中的硅浓度；由该第一蚀刻气体和第二气体生成等离子；以及等离子蚀刻该半导体基片的暴露表面。
气体喷射均匀蚀刻

[发明专利]表征硅表面缺陷的方法、用于硅表面的蚀刻组合物以及用蚀刻组合物处理硅表面的方法-CN200710180983.1无效
发明人： A·阿尔迪;J·梅利斯;B·科尔本茨恩 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2007-10-10 - 公布日： 2008-05-07 - 主分类号： C23F1/24 文献下载
摘要：本发明涉及表征硅表面缺陷，特别是硅晶片表面缺陷的方法，用蚀刻溶液处理硅表面的方法以及在本发明的方法和工艺中用到的蚀刻溶液。
表征表面缺陷方法用于蚀刻组合以及处理