“应力膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1117734个，建议您升级VIP下载更多相关专利

[发明专利]形成半导体器件的方法-CN201710286357.4有效
发明人：卢祈鸣;黄志辉;李昇展;曹荣志;梁耀祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-04-27 - 公布日： 2020-09-04 - 主分类号： H01L27/146 文献下载
摘要：一种形成半导体器件的方法，该方法包括在衬底上方形成具有第一膜应力类型和第一膜应力强度的第一膜，和形成具有第二膜应力类型和第二膜应力强度且位于第一膜上方的第二膜。第二膜应力类型不同于第一膜应力类型。第二膜应力强度与第一膜应力强度大致相同。第二膜补偿由第一膜对衬底的非平坦性的应力引起的影响。
形成半导体器件方法

[发明专利]利用自对准的双应力膜增强NMOSFET和PMOSFET的性能-CN200880002379.2无效
发明人： M·库马尔;朱慧珑 -专利权人：国际商业机器公司
申请日： 2008-01-07 - 公布日： 2009-11-18 - 主分类号： H01L21/8238 文献下载
摘要：在包括PMOSFET及NMOSFET两者的集成电路中，在使用双应力膜的这两种FETs上，载流子迁移率会增强。通过利用第二应力膜边缘到第一应力膜事先存在边缘的自对准，可消除因具有沿着不同种膜之间边界上两层应力膜的不利影响。在两应力膜之间的边界上，应力膜邻接另一应力膜，但却没有任何应力膜叠覆另一应力膜。通过避免应力膜的叠覆，将施加在MOSFET沟道上的应力最大化。
利用对准应力增强 nmosfet pmosfet 性能

[发明专利]双应力膜互补金属氧化物半导体晶体管的制造方法-CN200710171663.X有效
发明人：张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-11-27 - 公布日： 2009-06-03 - 主分类号： H01L21/8238 文献下载
摘要：一种双应力膜CMOS的制造方法，包括：提供具有第一和第二晶体管的半导体衬底；在第一晶体管上形成掺杂的第一应力膜；在该第一应力膜和第二晶体管上形成第二应力膜，该第二应力膜厚度至少等于第一晶体管栅极介质层、栅极与第一应力膜厚度之和；平坦化所述第二应力膜，使第一应力膜表面被露出；在第一应力膜被露出的表面上和第二晶体管栅极上方的第二应力膜上形成光刻胶图案，第二晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于第二晶体管栅极的线宽；刻蚀未被光刻胶图案覆盖的第二应力膜，至所述第一应力膜上的第二应力膜被去除为止。本发明在张应力膜和压应力膜层的接合处不会产生凸起的缺陷。
应力互补金属氧化物半导体晶体管制造方法

[发明专利]应力调整膜层的形成方法以及应力调整膜层-CN201910941111.5在审
发明人：徐文浩;宋月;陈松超;马春龙;张高升 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-30 - 公布日： 2020-01-24 - 主分类号： H01L21/318 文献下载
摘要：本发明实施例公开了一种应力调整膜层的形成方法以及应力调整膜层，其中，所述方法包括：在晶圆上沉积应力调整子膜层，所述应力调整子膜层为部分厚度的所述应力调整膜层；采用紫外光照射沉积的所述应力调整子膜层，以提高所述应力调整子膜层的张应力
应力调整子膜膜层沉积紫外光照射张应力晶圆

[发明专利]重力压缩空气储能系统中密封膜应力判断系统和判断方法-CN202310395552.6在审
发明人：文军;成小乐;赵瀚辰;邢宇;何延福;逯彦奇;任建强;王昊天;李前育 -专利权人：华能陇东能源有限责任公司;西安热工研究院有限公司
申请日： 2023-04-13 - 公布日： 2023-07-07 - 主分类号： G01L5/00 文献下载
摘要：本申请提出重力压缩空气储能系统中密封膜应力判断系统和方法，重力压缩空气储能系统中密封膜应力判断方法分别对锥形密封膜、外凸密封膜和内凹密封膜进行设计结构参数与密封膜产生的最大应力进行公式拟合，将运行中的密封膜的设计结构参数代入最大应力拟合公式求解计算，得到密封膜受到储能空气紧贴于重物组件产生的最大应力值，判断密封膜应力的大小。因此本实施例通过密封膜对应的最大应力拟合公式直接获取密封膜最大应力值，从而加快密封膜最大应力的获取过程，提高密封膜预应力判断的工作效率。
重力压缩空气系统密封应力判断方法

[发明专利]CMOS器件应力膜的形成方法-CN200710042129.9有效
发明人：张文广;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-06-18 - 公布日： 2008-12-24 - 主分类号： H01L21/8238 文献下载
摘要：一种CMOS器件应力膜的形成方法，包括：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；利用DHF去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。或者，在形成所述拉应力膜层后，利用干式刻蚀去除覆盖所述PMOS晶体管的部分拉应力膜层；利用DHF去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。可减小去除拉应力膜层时造成的器件表面损伤。
cmos 器件应力形成方法

[发明专利]形成CMOS器件应力膜的方法-CN200910198583.2有效
发明人：韩秋华;黄敬勇 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-11-10 - 公布日： 2011-05-11 - 主分类号： H01L21/311 文献下载
摘要：本发明提供了一种形成CMOS器件应力膜的方法，依次包括下列步骤：提供半导体结构，其包括CMOS器件、拉伸应力膜、硬掩膜层和光掩膜图形；利用所述光掩膜图形做掩膜，去除所述PMOS晶体管对应的硬掩膜层；利用所述光掩膜图形做掩膜，去除所述PMOS晶体管上的部分厚度的拉伸应力膜；去除所述光掩膜图形；利用所述NMOS晶体管对应的硬掩膜层做掩膜，去除所述PMOS晶体管上剩余的所述拉伸应力膜；形成压缩应力膜及光掩膜图形；去除NMOS晶体管上的压缩应力膜；去除硬掩膜层和压缩应力膜上的光掩膜图形。本发明在形成CMOS晶体管应力膜时，减少对NMOS晶体管或PMOS晶体管上的应力膜造成的损伤。
形成 cmos 器件应力方法

[发明专利]CMOS器件应力膜的形成方法-CN200610118829.7有效
发明人：张海洋;吴汉明;马擎天 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-11-28 - 公布日： 2008-06-04 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下列步骤：形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。本发明的方法能够消除NMOS晶体管和PMOS晶体管的应力膜接合部位的凸起。
cmos 器件应力形成方法

[发明专利]光学元件-CN202210584160.X在审
发明人：雷永庆 -专利权人：麦斯塔微电子（深圳）有限公司
申请日： 2022-05-26 - 公布日： 2022-09-13 - 主分类号： G02B1/10 文献下载
摘要：本发明公开一种光学元件，包括衬底、应力调控层和光学功能膜。衬底具有预设表面形状的光学应用面；应力调控层设置在所述光学应用面上；光学功能膜设置在应力调控层上；其中，所述应力调控层的内应力与所述衬底的内应力和/或所述光学功能膜的内应力耦合，所述应力调控层和所述光学功能膜与所述光学应用面吻合本发明所提供的光学元件，通过在衬底与光学功能膜之间设置应力调控层，利用应力调控层产生的变形以诱导光学功能膜产生微小且受控的变形，使得最终状态下的光学功能膜满足设计要求。或者，使应力调控层抵消衬底和/或光学功能膜产生的不良应力，以提高光学功能膜的面型精度。
光学元件

[发明专利]一种Si₃N₄/SiON复合膜、激光器芯片及制备方法-CN201810317772.6在审
发明人：逯心红;王忠政;洪志苍;方瑞禹 -专利权人：青岛海信宽带多媒体技术有限公司
申请日： 2018-04-10 - 公布日： 2018-09-04 - 主分类号： H01S5/028 文献下载
摘要：本发明提供一种Si3N4/SiON复合膜、激光器芯片及制备方法。PECVD方法制备的Si3N4膜层的膜层应力为负应力，而PECVD方法制备的SiON膜层的膜层应力为正应力。本发明通过将具有负应力的Si3N4膜层和具有正应力的SiON膜层进行复合，形成较低应力的Si3N4/SiON复合膜，从而降低芯片制备过程中的应力叠加效应。另外，Si3N4膜层和SiON膜层均具有较好的抗水汽性能，因而制备的Si3N4/SiON复合膜能够同时具备抗水汽性能及低膜层应力性能，满足高速激光器芯片的性能要求。
膜层制备复合膜激光器芯片抗水汽性能正应力高速激光器叠加效应芯片制备性能要求低应力低膜芯片复合

[发明专利]电路布局的调整方法-CN201010292482.4有效
发明人：程洁;刘庆炜 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-09-19 - 公布日： 2012-04-11 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了一种电路布局的调整方法，包括提供布局图形的步骤，所述的布局图形包括具有交叠区域的压应力膜图形和拉应力膜图形，以及在所述交叠区域的接触孔图形，所述交叠区域的边界包括相对的压应力膜图形边界和拉应力膜图形边界，其特征在于，还包括下述步骤：调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域，从而提高互连插塞的性能。
电路布局调整方法

[发明专利]CMOS器件应力膜的形成方法和CMOS器件-CN200610118840.3有效
发明人：吴汉明;张海洋;马擎天 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-11-28 - 公布日： 2008-06-04 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种CMOS器件应力膜的形成方法和CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS晶体管表面具有第二应力膜，所述第一应力膜和所述第二应力膜的接触面为斜面本发明的CMOS器件应力膜的形成方法能够消除NMOS晶体管和PMOS晶体管应力膜接合部位的凸起。
cmos 器件应力形成方法

[发明专利]一种精细掩膜版-CN202211523980.4在审
发明人：刘文祺;王伟杰;张粲;孙中元;焦志强 -专利权人：京东方科技集团股份有限公司
申请日： 2022-11-30 - 公布日： 2023-04-04 - 主分类号： C23C14/04 文献下载
摘要：本公开提供一种精细掩膜版，该精细掩膜版包括本体，本体上设有掩模图形；本体包括：硅基衬底；位于硅基衬底之上的无机膜层，无机膜层具有压应力；及位于硅基衬底之上的应力调整层，应力调整层具有张应力，张应力与压应力的应力性质相反且相互抵消本发明实施例提供的精细掩膜版能够减少精细掩膜版的翘曲下垂等不平整现象。
一种精细掩膜版

[发明专利]CMOS器件钝化层形成方法-CN200710042153.2有效
发明人：张海洋;韩秋华;韩宝东;张世谋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-06-18 - 公布日： 2008-12-24 - 主分类号： H01L21/8238 文献下载
摘要：一种CMOS器件钝化层形成方法，包括：提供半导体基体，所述半导体基体包含至少一个第一晶体管和至少一个第二晶体管；形成第一应力膜层，并形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成第二应力膜层，并形成第二应力体；形成覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐的牺牲层；形成图形化的抗蚀剂层；以所述抗蚀剂层为掩膜，去除部分牺牲层和第二应力膜层；去除所述抗蚀剂层；以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。可使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求。
cmos 器件钝化形成方法

[发明专利]一种钨复合膜层及其生长方法、单片3DIC-CN202110261450.6有效
发明人：刘战峰;殷华湘;刘卫兵;毛淑娟;罗彦娜 -专利权人：中国科学院微电子研究所
申请日： 2021-03-10 - 公布日： 2023-02-21 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种钨复合膜层及其生长方法、单片3DIC，属于半导体制造技术领域，解决了现有方法生长的钨应力大，导致单晶硅层起皱的问题。钨复合膜层位于半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；第一膜层和第二膜层的应力方向相反；第一膜层的应力为压应力，第二膜层的应力为张应力；第一膜层包括多个膜层。钨复合膜层的生长方法，包括：在半导体衬底上生长第一膜层；在第一膜层上生长与第一膜层的应力方向相反的第二膜层本发明实现了钨复合膜层的低应力化。
一种复合及其生长方法单片 dic

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条