专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2952781个,建议您升级VIP下载更多相关专利
  • [发明专利]制造化合半导体霍尔元件的方法-CN202110559624.7在审
  • 胡双元;朱忻 - 苏州矩阵光电有限公司
  • 2021-05-21 - 2021-08-24 - H01L43/14
  • 本发明的实施例公开了一种制造化合半导体霍尔元件的方法。所述方法包括在半导体单晶衬底上外延生长化合半导体材料膜,作为所述化合半导体霍尔元件的磁感应功能层;在化合半导体材料膜和基板的至少一个的表面上涂覆粘结层,并通过粘结层将化合半导体材料膜与基板面对面键合在一起;选择性移除半导体单晶衬底和化合半导体材料膜的一部分,并且通过图形化工艺来形成磁感应部;在磁感应部的周边形成电极部;在磁感应部和电极部的至少一部分上形成一保护层并且暴露出电极部的金属接触区域。该磁感应部的迁移率高和方块电阻高,从而该化合半导体霍尔元件的灵敏度高和功耗低。
  • 制造化合物半导体霍尔元件方法
  • [发明专利]化合半导体装置及其制造方法-CN201210266766.5有效
  • 小谷淳二 - 富士通株式会社
  • 2012-07-30 - 2013-04-10 - H01L29/778
  • 本发明公开了化合半导体装置及其制造方法。化合半导体装置的一个实施例包括:衬底;在所述衬底上方形成的化合半导体堆叠结构;以及在所述化合半导体堆叠结构上或上方形成的栅极电极、源极电极和漏极电极。所述化合半导体堆叠结构包括:电子沟道层;以及氮化半导体层,所述氮化半导体层包括在所述电子沟道层上方形成的电子供给层。在所述栅极电极和所述源极电极之间的区域以及在所述栅极电极和所述漏极电极之间的区域的每一个中的所述氮化半导体层的表面处的铟(In)含有率低于在所述栅极电极下方的区域中的所述氮化半导体层的表面处的铟(In
  • 化合物半导体装置及其制造方法
  • [发明专利]制造钻石半导体复合基板的方法-CN201680027914.4有效
  • 丹尼尔·法兰西斯 - RFHIC公司
  • 2016-05-11 - 2020-11-20 - H01L21/02
  • 一种制造钻石半导体复合基板的方法,方法包括以下步骤:(i)从原生半导体晶圆开始,包括化合半导体设置在其上的原生碳化硅生长基板;(ii)将碳化硅载体基板贴合至化合半导体;(iii)移除原生碳化硅生长基板;(iv)形成化合半导体上的成核层;(v)在成核层上生长多晶化学气相沉积(CVD)钻石以形成复合钻石‑化合半导体‑碳化硅晶圆;以及(vi)通过激光剥离移除碳化硅载体基板以实现层状结构,包括经由成核层贴合至多晶化学气相沉积钻石的化合半导体其中在步骤(ii)中,碳化硅载体基板是经由激光吸收材料贴合至化合半导体,激光吸收材料吸收在相干长度短于碳化硅载体基板的厚度的激光。
  • 制造钻石半导体复合方法
  • [发明专利]化合半导体的活性化方法及装置-CN200680052137.5有效
  • 河口纪仁 - 株式会社IHI
  • 2006-12-18 - 2008-12-31 - H01L21/265
  • 化合半导体放入到反应容器(12)内;用在化合半导体熔点下的平衡蒸气压为1大气压以下的低蒸气压气体(2)对反应容器内进行置换;一边将反应容器内保持在前述平衡蒸气压以上的压力,一边使低蒸气压气体沿着化合半导体表面流过;对化合半导体表面照射光子能量大于前述化合半导体带隙的脉冲激光(3)。由此,一边将低蒸气压气体的气氛温度保持在室温或分解温度以下,一边仅对脉冲激光照射位置的化合半导体进行瞬间加热并使其熔融。
  • 化合物半导体活性方法装置
  • [发明专利]氮化镓单晶基板及其制造方法-CN200480006280.1无效
  • 平松和政;三宅秀人;坊山晋也;前田尚良;小野善伸 - 住友化学株式会社
  • 2004-03-04 - 2006-04-12 - H01L21/20
  • 本发明涉及一种具有降低了位错密度的III-V族化合半导体单晶的外延基板的制造方法,其特征在于,在制造具有作为由通式InxGayAlzN(式中x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1)表示的III-V族化合半导体单晶,降低了位错密度的III-V族化合半导体单晶的外延基板时,具有第一工序和第二工序,其中所述第一工序,使用具有多个突起状形状的该III-V族化合半导体单晶,用由与该III-V族化合半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分;所述第二工序,以该开口部分的III-V族化合半导体单晶作为种晶,使该III-V族化合半导体单晶沿着横向生长;能够制造位错密度小、弯曲少的氮化系III-V族化合半导体单晶的自立基板。
  • 氮化镓单晶基板及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top