“位线配置”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果816842个，建议您升级VIP下载更多相关专利

[发明专利]闪存元件的结构及其制造方法-CN02102529.0有效
发明人：林宏穗;赖汉昭;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2002-01-25 - 公布日： 2003-08-06 - 主分类号： H01L27/10 文献下载
摘要：一种内存元件的结构及其制造方法，此结构由一栅极结构、一埋入式位线、一升高位线、一隔离间隙壁以及一字符线构成。其中栅极结构配置在一基底上。埋入式位线配置在栅极结构两侧的基底中。升高位线配置在埋入式位线上。隔离间隙壁配置在栅极结构的侧壁，用以隔离栅极结构与升高位线。而字符线配置在基底上，其中字符线与栅极结构电连接，且由一绝缘层与升高位线相隔绝。
闪存元件结构及其制造方法

[发明专利]减轻对长信号线的外部影响-CN201310690567.1无效
发明人：扬戈;林宏国;张曦;余佳妮;龚海燕 -专利权人：辉达公司
申请日： 2013-12-16 - 公布日： 2014-06-18 - 主分类号： G11C7/12 文献下载
摘要：根据本发明的实施例，存储器阵列的列包括配置为上拉列的位线的第一和第二晶体管。列包括第三晶体管，其配置为响应于列的反相位线的电平而有选择地上拉列的位线，以及第四晶体管，其配置为响应于列的位线的电平有选择地上拉列的反相位线。列进一步包括第五和第六晶体管，其配置为响应于钳制信号而有选择地上拉位线和反相位线，以及第七晶体管，其配置为响应于钳制信号而有选择地耦连列的位线和列的反相位线。
减轻信号线外部影响

[发明专利]存储器电路以及包括该存储器电路的存储器设备-CN201811293640.0在审
发明人：崔轸湧;金尚玧;张寿凤 -专利权人：三星电子株式会社
申请日： 2018-11-01 - 公布日： 2019-05-17 - 主分类号： G11C11/4091 文献下载
摘要：存储器电路可以连接到位线和互补位线，并且被配置为对位线和互补位线执行预充电。该存储器电路可以包括：均衡器，被配置为响应于均衡信号通过将位线与互补位线连接来均衡位线和互补位线的电压电平；以及预充电器，被配置为响应于预充电信号将位线和互补位线预充电到预充电电压。
存储器电路互补位线位线存储器设备预充电信号均衡信号预充电配置预充电电压电压电平预充电器响应对位线均衡器均衡

[发明专利]一些包括分层和/或其他特征的分段位线存储器阵列的系统和方法-CN201280069506.7有效
发明人：李新猷;董曾明;舒立伦 -专利权人： GSI技术有限公司
申请日： 2012-12-10 - 公布日： 2018-10-30 - 主分类号： G11C7/18 文献下载
摘要：描述了一种SRAM存储器件的分段位线和相关联的系统和方法，包括具有分层方面的分段位线的实施例，所述SRAM存储器件具有分段位线。在一个说明性实施方式中，每个分段位线可以包括局部位线、与局部位线连接的存储器单元、以及与局部位线耦接的传输门，其中，传输门被配置成与全局位线耦接。另外，在一些实施例中，分段位线被布置成分层阵列。在其他的实施方式中，SRAM存储器件可以被配置成包括全局位线和分段位线，分段位线包括分层，其中传输门被配置成将分段位线和全局位线连接和隔离。
一些包括分层其他特征段位存储器阵列系统方法

[发明专利]具有参考单元阵列的相变存储器件-CN200810168693.X有效
发明人：姜熙福;洪锡敬 -专利权人：海力士半导体有限公司
申请日： 2008-06-20 - 公布日： 2009-02-11 - 主分类号： G11C11/56 文献下载
摘要：一种相变存储器件包括与多条字线交叉的多条位线和一条参考位线。单元阵列块具有在字线和位线交叉的地方排列的相变电阻单元。参考单元阵列块，配置成输出参考电流，并且在字线和参考位线交叉的地方形成。列选择单元，配置成选择连接到单元阵列块的相应的位线。参考列选择单元连接到参考单元阵列块，并且配置成选择参考位线。读出放大器连接到列选择单元和参考列选择单元，并且配置成接收参考电流和位线的单元数据电流。
具有参考单元阵列相变存储器件

[发明专利]半导体存储器-CN200410034250.3有效
发明人：石仓聪;里见胜治 -专利权人：松下电器产业株式会社
申请日： 2004-04-05 - 公布日： 2004-10-13 - 主分类号： H01L27/11 文献下载
摘要：6晶体管型SRAM存储单元一直多采用横型存储单元布局，但因是横长形，例如当使位线为第2或第3层布线时，前者在横向延伸的字线与VSS电源在同一层中靠近地并排延伸，从而字线寄生电容增大和布线微粒引起的成品率降低；后者的位线被VSS电源与VDD电源夹着并排延伸，从而位线寄生电容增大。本发明分别用第2、第3、第4层布线配置正/负位线、字线、VSS电源布线，并将VDD电源布线配置在正/负位线之间。另外，分别用第2、第3、第4层布线配置字线、正/负位线、VSS电源布线，并将VDD电源布线配置在正/负位线之间。另外，分别用第2、第3、第4、第5层布线配置VDD电源布线、正/负位线、字线、VSS电源布线。另外，分别用第2、第3、第4、第5层布线配置正/负位线、VDD电源布线、字线、VSS电源布线。
半导体存储器

[发明专利]存储器组件及其形成方法-CN202110548434.5在审
发明人：杨峻昇;陈兴豪 -专利权人：华邦电子股份有限公司
申请日： 2021-05-19 - 公布日： 2022-11-22 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种存储器组件，包括：衬底、多个位线结构、多个位线接触窗以及多个保护结构。衬底具有多个有源区。多个位线结构沿着X方向平行配置于衬底上。多个位线接触窗分别配置在多个位线结构与多个有源区的重叠处且电性连接多个位线结构与多个有源区。多个保护结构至少配置在多个位线接触窗的第一侧壁与第二侧壁上。另提供一种存储器组件的形成方法。
存储器组件及其形成方法

[发明专利]存储器-CN200810130153.2无效
发明人：山田光一 -专利权人：三洋电机株式会社
申请日： 2008-07-30 - 公布日： 2009-02-04 - 主分类号： G11C17/10 文献下载
摘要：本发明提供一种存储器，其构成为具备：多根字线；配置为与多根字线交叉的多根位线；分别配置于字线与位线交叉的位置上的多个存储器单元；和与位线连接的选择电路；选择电路的电流驱动能力根据位线所配置的位置的不同而不同
存储器

[发明专利]非易失性存储装置-CN201711282951.2有效
发明人：朴俊泓;宋基焕;任琫淳;全秀昶;金真怜;俞昌渊;沈烔教;金成镇 -专利权人：三星电子株式会社
申请日： 2017-12-07 - 公布日： 2022-02-01 - 主分类号： G11C7/10 文献下载
摘要：所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
非易失性存储装置

[发明专利]半导体存储装置-CN200610172362.4有效
发明人：铃木利一;山上由展;石仓聪 -专利权人：松下电器产业株式会社
申请日： 2006-12-18 - 公布日： 2007-06-27 - 主分类号： G11C11/419 文献下载
摘要：一种半导体存储装置，具有：配置成矩阵状的字线和位线；和配置在所述字线与位线的交差点的多个存储单元，设置对供给到配置在同一所述位线上的存储单元的低数据保持电源的电位进行控制的位线预充电电路。并且，在写入动作时，通过位线预充电电路，将选择的位线所对应的存储单元的低数据保持电源的电位，控制为比非选择的位线所对应的存储单元的低数据保持电源高的电位。
半导体存储装置

[发明专利]存储器装置、存储器输入/输出电路及其方法-CN201910573125.6有效
发明人：阿图尔·卡多奇;阿里·塔克维埃 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-28 - 公布日： 2021-12-24 - 主分类号： G11C11/4091 文献下载
摘要：一种存储器装置包括具有局部位线的存储器单元。第一输入/输出电路耦合到所述局部位线且被配置成将局部输入/输出信号输出到全局位线。第二输入/输出电路耦合到所述全局位线且被配置成输出全局输入/输出信号。锁存电路被配置成响应于所述局部位线上的数据信号而锁存所述局部输入/输出信号。
存储器装置输入输出电路及其方法

[发明专利]半导体存储器装置及操作方法-CN202011209581.1在审
发明人：安昶用;千浚豪 -专利权人：爱思开海力士有限公司
申请日： 2017-01-11 - 公布日： 2021-03-16 - 主分类号： G11C7/12 文献下载
摘要：一种包括第一区块和第二区块的半导体存储器装置，所述第一区块包括第一位线和第一字线，所述第二区块包括第二位线和第二字线；所述半导体存储器装置包括:第一位线驱动电路，被配置为响应于第一位线选择信号和第一机器位线选择信号来使能所述第一位线；第二位线驱动电路，被配置为响应于第二位线选择信号和第二机器位线选择信号来使能所述第二位线；列相关解码电路，被配置为响应于列地址来选择性地使能第一位线选择信号和第二位线选择信号；以及状态机，被配置为响应于所述列地址而选择性地使能所述第一机器位线选择信号和第二机器位线选择信号
半导体存储器装置操作方法

[发明专利]半导体存储器装置及操作方法-CN201710017617.8有效
发明人：安昶用;千浚豪 -专利权人：爱思开海力士有限公司
申请日： 2017-01-11 - 公布日： 2021-06-25 - 主分类号： G11C7/12 文献下载
摘要：一种包括第一区块和第二区块的半导体存储器装置，所述第一区块包括第一位线和第一字线，所述第二区块包括第二位线和第二字线；所述半导体存储器装置包括:第一位线驱动电路，被配置为响应于第一位线选择信号和第一机器位线选择信号来使能所述第一位线；第二位线驱动电路，被配置为响应于第二位线选择信号和第二机器位线选择信号来使能所述第二位线；列相关解码电路，被配置为响应于列地址来选择性地使能第一位线选择信号和第二位线选择信号；以及状态机，被配置为响应于所述列地址而选择性地使能所述第一机器位线选择信号和第二机器位线选择信号
半导体存储器装置操作方法

[发明专利]存储器及其制造方法-CN201310498838.3在审
发明人：赖二琨 -专利权人：旺宏电子股份有限公司
申请日： 2013-10-22 - 公布日： 2015-04-29 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种存储器及其制造方法，该存储器包括一衬底、多个包括相互交替的半导体层和第一绝缘层的位线叠层、一存储器层、多个第二绝缘层、以及多个串行选择结构。位线叠层是平行配置在衬底上方。位线叠层各具有相对的二个侧壁。存储器层是配置在位线叠层的侧壁上。第二绝缘层是分别配置在位线叠层各者之上。串行选择结构是对应位线叠层配置。串行选择结构各包括一第一导电层及二个衬垫层，第一导电层是配置在对应的第二绝缘层上，二个衬垫层分别沿着对应的位线叠层的相对二个侧壁配置并连接第一导电层。
存储器及其制造方法

[发明专利]存储器装置-CN202211388917.4在审
发明人：南炅兑;徐宁焄;张米志 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-05-09 - 主分类号： G11C11/409 文献下载
摘要：所述存储器装置包括：存储器单元阵列，连接到第一位线和互补位线；第一位线感测放大器，被配置为感测、放大并输出第一位线信号和互补位线信号，第一位线信号在第一位线上输出，并且互补位线信号在互补位线上输出；电荷传输晶体管，连接到第一位线感测放大器，并且被配置为通过第一节点的电荷传输信号选通；偏移晶体管，被配置为基于偏移移除信号连接第一节点和第二节点；以及预充电晶体管，连接在第二节点与预充电电压线之间，并且预充电晶体管被配置为基于均衡信号对第一位线或互补位线进行预充电
存储器装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条