[发明专利]半导体存储器装置及操作方法有效

专利信息
申请号: 201710017617.8 申请日: 2017-01-11
公开(公告)号: CN107403634B 公开(公告)日: 2021-06-25
发明(设计)人: 安昶用;千浚豪 申请(专利权)人: 爱思开海力士有限公司
主分类号: G11C7/12 分类号: G11C7/12;G11C7/10
代理公司: 北京弘权知识产权代理有限公司 11363 代理人: 任静;李少丹
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种包括第一区块和第二区块的半导体存储器装置,所述第一区块包括第一位线和第一字线,所述第二区块包括第二位线和第二字线;所述半导体存储器装置包括:第一位线驱动电路,被配置为响应于第一位线选择信号和第一机器位线选择信号来使能所述第一位线;第二位线驱动电路,被配置为响应于第二位线选择信号和第二机器位线选择信号来使能所述第二位线;列相关解码电路,被配置为响应于列地址来选择性地使能第一位线选择信号和第二位线选择信号;以及状态机,被配置为响应于所述列地址而选择性地使能所述第一机器位线选择信号和第二机器位线选择信号。
搜索关键词: 半导体 存储器 装置 操作方法
【主权项】:
一种半导体存储器装置,包括:第一区块,所述第一区块包括第一位线和第一字线;第二区块,所述第二区块包括第二位线和第二字线;第一位线驱动电路,被配置为响应于第一位线选择信号和第一机器位线选择信号中的至少一个来使能所述第一位线;第二位线驱动电路,被配置为响应于第二位线选择信号和第二机器位线选择信号中的至少一个来使能所述第二位线;列相关解码电路,被配置为响应于列地址来选择性地使能所述第一位线选择信号和第二位线选择信号;以及状态机,被配置为响应于所述列地址来选择性地使能所述第一机器位线选择信号和第二机器位线选择信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710017617.8/,转载请声明来源钻瓜专利网。

同类专利
  • 可改良感测放大时序适应性的存储模块-202310340382.1
  • 吴柏佑;杨皓义;连南钧 - 円星科技股份有限公司
  • 2023-03-31 - 2023-10-20 - G11C7/12
  • 一种可改良感测放大时序适应性的存储模块,包含至少一感测放大器、一追随位元线、一追随字元线与一脉宽控制器。该追随字元线包含一前节点与一后节点。各该感测放大器在一使能信号被激发/停止激发时使能/失能。该脉宽控制器耦接该追随位元线、该前节点与该后节点。当该追随位元线的电压改变至一预设电压,该脉宽控制器激发该使能信号,并使该前节点的电压改变。当该前节点的电压改变,该追随字元线在一第一延迟时间后使该后节点的电压改变。当该后节点的电压改变,该脉宽控制器在一第二延迟时间后停止激发该使能信号。
  • 半导体装置和半导体装置的操作方法-201910826428.4
  • 周瀚洙;徐智贤;李熙烈 - 爱思开海力士有限公司
  • 2019-09-03 - 2023-10-20 - G11C7/12
  • 半导体装置和半导体装置的操作方法,该半导体装置包括:存储器串,所述存储器串联接在公共源极线和位线之间;以及外围电路,所述外围电路通过多条字线和虚设字线联接到所述存储器串,并且被配置为在执行读取操作之前设置所述字线和所述虚设字线的偏置,其中,所述外围电路在将所述第一通过电压施加到所述字线的同时将比第一通过电压低的初始电压施加到所述虚设字线,并且将所述第一通过电压和所述初始电压增加到第二通过电压以设置所述字线和所述虚设字线的偏置。
  • 半导体存储器设备及其数据路径配置方法-201811285149.3
  • 柳长佑;金经纶;金秀奂;梁熙钾 - 三星电子株式会社
  • 2018-10-31 - 2023-09-19 - G11C7/12
  • 公开了半导体存储器设备,包括:单元阵列,其包括第一行块和第二行块;位线感测放大器块,其感测存储在第一行块或第二行块中的数据;局部感测放大器,其锁存从位线感测放大器块传送的感测的数据;以及开关,其响应于选择信号将局部感测放大器与第一全局数据线和第二全局数据线中的所选择的全局数据线连接。第二行块可以位于单元阵列的边缘处,并且当第一行块被激活时,开关将局部感测放大器与第一全局数据线连接,并且当第二行块被激活时,开关将局部感测放大器与第二全局数据线连接。
  • 一种输入输出模块及存储器-202180087464.9
  • 潘越;周浩阳;布明恩 - 华为技术有限公司
  • 2021-05-08 - 2023-09-12 - G11C7/12
  • 一种输入输出模块及存储器,用以减小数据写入时间、提高存储器的数据写入效率。输入输出模块与存储阵列耦合,输入输出模块包括驱动电路和写辅助电路。其中,驱动电路用于根据写入信号和待写入数据产生驱动信号,驱动信号用于驱动存储阵列写入待写入数据;写辅助电路与驱动电路的输出端耦合,用于在存储阵列写入待写入数据时输出写辅助电流;在流过存储阵列的写入电流达到第一阈值时,停止输出写辅助电流。
  • ROM位线预充电压的控制电路-202310721509.4
  • 张武;刘华;王建军;卢昌鹏 - 上海海栎创科技股份有限公司
  • 2023-06-19 - 2023-09-12 - G11C7/12
  • 本发明提供一种ROM位线预充电压的控制电路。ROM位线预充电压的控制电路包括:ROM存储阵列,包括第一ROM存储单元及第二ROM存储单元;虚拟存储体,虚拟存储体包括虚拟存储单元;位线选择电路;位线,与位线选择电路的第一端口、第一ROM存储单元及第二ROM存储单元均相连接;虚拟位线选择电路;虚拟位线,与虚拟位线选择电路的第一端口及虚拟存储单元均相连接;钳位电路,与位线选择电路的第三端口及虚拟位线选择电路的第三端口均相连接。本发明中位线的预充电压及虚拟位线的预充电压均不会随着电源电压的变化而大幅变化,从而极大地降低了功耗。
  • 面向边缘智能的跨层次可重构SRAM存内计算单元及方法-202310700487.3
  • 郭鑫斐;王润曦 - 上海交通大学
  • 2023-06-13 - 2023-09-08 - G11C7/12
  • 本发明提供了一种面向边缘智能的跨层次可重构SRAM存内计算单元及方法,包括SRAM单元以及列共享可重构布尔计算单元;基于SRAM单元层面进行重构计算,得到重构结构;列共享可重构布尔计算单元基于重构结构输出计算结果;支持流水线式位串行加法的外围计算电路在布尔计算的基础上输出存内加法计算结果。本发明为了满足边缘端AI对低功耗、低硬件开销的需求,并让加速器尽可能能适配快速迭代的软件算法,本发明提出一种全新的基于SRAM的存内计算宏,它可以进行跨层次配置以支持多种布尔运算、算术运算和宏操作,以实现可重构性和额外开销的更佳平衡。
  • 存储阵列电路、存储阵列版图以及验证方法-202110937301.7
  • 汪配焕 - 长鑫存储技术有限公司
  • 2021-08-16 - 2023-09-08 - G11C7/12
  • 本申请实施例提供一种存储阵列电路、存储阵列版图以及验证方法,存储阵列电路包括:M条字线;M个字线断线节点,每一所述字线断线节点用于将对应的一所述字线分隔为第一字线引脚和第二字线引脚;N条位线;N个位线断线节点,每一所述位线断线节点用于将对应的一所述位线分隔为第一位线引脚和第二位线引脚;其中,所述M和所述N均为正偶数。本申请实施例能够对字线层和位线层的版图布局进行验证。
  • 控制ROM位线充电电压的电路-202310692554.1
  • 张武;刘华;王建军;卢昌鹏 - 上海海栎创科技股份有限公司
  • 2023-06-13 - 2023-08-25 - G11C7/12
  • 本发明提供一种控制ROM位线充电电压的电路。控制ROM位线充电电压的电路包括:ROM存储阵列,包括第一ROM存储单元及第二ROM存储单元;位线选择电路,包括第一端口、第二端口和第三端口;位线,与第一端口、第一ROM存储单元及第二ROM存储单元均相连接;选择位线,与第二端口相连接;钳位电路,与第三端口相连接,用于将位线的预充电压钳位至预设电压。本发明的控制ROM位线充电电压的电路中,通过设置钳位电路,可以将位线的预充电压钳位至预设电压,位线的预充电压不会随着电源电压的变化而大幅变化,从而极大地降低了功耗。
  • 一种基于中继电路的FPGA SRAM配置电路架构及FPGA-202210198020.9
  • 蔡旭伟;王黎明;韦嶔;程显志;贾红 - 厦门智多晶科技有限公司
  • 2022-03-01 - 2023-08-18 - G11C7/12
  • 本发明提供的一种基于中继电路的FPGA SRAM配置电路架构及FPGA,包括字线控制电路、字线驱动电路、位线控制电路以及位线驱动电路,位线驱动电路将驱动的SRAM阵列分割,减小了每一段驱动电路的负载,形成多个SRAM阵列区域,通过位线控制电路以及字线控制电路相互配合以实现每个SRAM阵列区域的位线由两侧的位线驱动电路共同驱动,同时对于一段分割后的位线而言,它由两侧的驱动电路共同驱动,相较于现有技术的单侧驱动,驱动能力更强。因此本发明可以有效提升SRAM阵列写入成功率,提高产品可靠性;同时在SRAM阵列扩大后,容易直接复用扩展,无需再考虑驱动能力问题,可以节约设计验证成本。
  • 存储器及其修补方法-202310850718.9
  • 袁园 - 长鑫存储技术有限公司
  • 2023-07-12 - 2023-08-11 - G11C7/12
  • 本公开实施例涉及半导体技术领域,提供一种存储器及其修补方法,存储器包括:至少两个边缘子存储阵列和中间子存储阵列,边缘子存储阵列中包括多条第一子位线和多条第二子位线,中间子存储阵列中包括多条第二位线;多个与一第一子位线、一第二子位线和一第二位线均耦接的读取电路;每一读取电路包括:具有第一节点和第二节点的感测放大器;基于第一选通信号选择是否电连接第二位线和第一节点的第一选择电路;基于第二选通信号选择是否电连接第一子位线和第二节点的第二选择电路;基于所述第三选通信号选择是否电连接所述第二子位线和所述第二节点的第三选择电路。本公开实施例至少有利于提高对边缘子存储阵列中存储单元的利用率。
  • 数据传输电路以及存储器-202310850720.6
  • 袁园 - 长鑫存储技术有限公司
  • 2023-07-12 - 2023-08-11 - G11C7/12
  • 本公开实施例提供一种数据传输电路以及存储器。数据传输电路包括:本地数据线和全局数据线,本地数据线经由列选通电路与第一存储阵列的第一位线连接;读写转换电路,读写转换电路连接在本地数据线与全局数据线之间;读写转换电路包括反相器,反相器的输入端为第一节点,反相器的输出端为第二节点,第一节点与本地数据线连接;感测放大器,连接第一节点与第二节点,用于比较并放大第一节点的信号以及第二节点的信号的压差;控制器,连接全局数据线,且还连接第一节点或者第二节点,被配置为,响应于读控制信号,在第一节点与全局数据线之间传输数据,或者,在第二节点与全局数据线之间传输数据,以将目标读数据读取至全局数据线。
  • 存储器及其配置方法和读取控制方法-202310850715.5
  • 袁园 - 长鑫存储技术有限公司
  • 2023-07-12 - 2023-08-08 - G11C7/12
  • 本公开实施例涉及半导体技术领域,提供一种存储器及其配置方法和读取控制方法,存储器包括:至少两个边缘子存储阵列和中间子存储阵列,边缘子存储阵列中包括多条第一位线;至少一个具有第一端和第二端的第一感测放大器,第一端和第二端分别与两条第一位线耦接,与同一第一感测放大器耦接的两条第一位线中的一者为第一读写位线,另一者为第一参考位线;其中,写入与第一读写位线对应的存储单元中的数据为第一数据,则对应写入与第一参考位线对应的存储单元中的数据为第二数据,第一数据和第二数据中的一者为逻辑1,则另一者为逻辑0。本公开实施例至少有利于提高对边缘子存储阵列中存储单元的利用率。
  • 读写转换电路、存储器以及读写控制方法-202310850719.3
  • 袁园 - 长鑫存储技术有限公司
  • 2023-07-12 - 2023-08-08 - G11C7/12
  • 本公开实施例提供一种读写转换电路、存储器以及读写控制方法。读写转换电路包括均衡电路、读控制电路以及第一感测放大器。均衡电路用于响应于均衡信号使全局数据线与互补全局数据线之间进行第一电荷分享。读控制电路被配置为,在写操作期间,基于所述全局数据线以及所述互补全局数据线上的信号存储电荷,所述电荷用于所述第一电荷分享。读控制电路还用于使目标数据线发生第一跳变并在第一读操作结束后发生第二跳变。第一感测放大器用于比较并放大全局数据线与互补全局数据线的压差。本公开实施例有利于降低功耗。
  • 半导体器件-201910796473.X
  • 金雄来;郭明均;李承燻 - 爱思开海力士有限公司
  • 2019-08-27 - 2023-08-01 - G11C7/12
  • 本发明公开了一种半导体器件。半导体器件包括输入/输出I/O控制信号发生电路、管道电路和自动预充电信号发生电路。I/O控制信号发生电路产生输入控制信号、输出控制信号和内部输出控制信号。管道电路基于输入控制信号来锁存内部命令/地址信号,以及输出被锁存的内部命令/地址信号作为锁存信号。自动预充电信号发生电路从锁存信号和内部锁存信号来产生自动预充电信号。
  • 计算系统与计算方法-202210054486.1
  • 赵先成 - 浙江力德仪器有限公司
  • 2022-01-18 - 2023-07-28 - G11C7/12
  • 本发明公开了一种计算系统以及一种使用该系统进行计算的方法。主要解决现有技术输入电路和阵列间的耦合,以及阵列存储器位元间的耦合问题。其实现方式是,构造存储器中和对应输入的字线其所相连的存储器位元中数据加和为常数,或者特殊地,构造互补的存储器位元。本发明实现了复杂模拟电路系统中的子系统解耦合,可以降低设计难度,提高系统的可靠性,易用性和效率,可应用于存算一体化的大规模模拟计算系统中。
  • 存储器的升压电路-201710478425.7
  • 莫希特·查纳纳;安柯·戈埃尔 - ARM 有限公司;安谋科技(中国)有限公司
  • 2017-06-21 - 2023-07-28 - G11C7/12
  • 本文描述的多种实现针对一种具有与互补位线耦合的存储单元的设备。存储单元可以存储与经由所述互补位线接收的互补位线信号相关联的至少一个数据比特值。该设备可以包括经由互补位线与存储单元耦合的一对写驱动器。该对写驱动器可以被布置为基于互补升压信号向所述存储单元提供所述互补位线信号。该设备可以包括与该对写驱动器的相应栅极耦合的一对互补升压发生器。该对互补升压发生器可以被布置为基于所述至少一个数据比特值选择性地将所述互补升压信号提供给该对写驱动器的相应栅极。
  • 一种基于电荷再分配的存内计算电路-202310555036.5
  • 蔡一茂;杨韵帆;王宗巍 - 北京大学
  • 2023-05-17 - 2023-07-25 - G11C7/12
  • 本发明提供了一种基于电荷再分配的存内计算电路,属于半导体(Semiconductor)和CMOS超大规模集成电路(ULSI)中的非挥发性存储器(Non‑volatile Memory)与存内计算(Compute‑In‑Memory)技术领域。本发明基于电荷再分配的存内计算电路,利用电荷再分配实现向量矩阵乘法计算,整个计算过程中只有电荷转移过程且没有直流电流,极大降低计算功耗;本发明中的多功能输出单元及外围电路,同时具备钳位求和、正负列求差、模拟移位相加与模数转换功能,相比分别独立实现以上模块,降低了系统面积开销。
  • 半导体器件和半导体器件的操作方法-201910015412.5
  • 金龙竴;李桂宪;梁海宗;林灿;郑玟珪 - 爱思开海力士有限公司
  • 2019-01-08 - 2023-07-21 - G11C7/12
  • 半导体器件和半导体器件的操作方法。一种半导体器件包括存储器串,该存储器串被联接在公共源线和位线之间,所述存储器串包括至少一个第一选择晶体管、多个存储单元和多个第二选择晶体管。所述半导体器件还包括单独联接到所述第二选择晶体管的选择线。所述半导体器件还包括控制逻辑电路,该控制逻辑电路被配置为在第一时间使所述选择线当中的第一组选择线浮置,并且被配置为在不同于所述第一时间的第二时间使所述选择线当中的第二组选择线浮置。
  • 操作用于改变恢复区段的非易失性存储器装置的方法-201810046976.0
  • 金斗铉 - 三星电子株式会社
  • 2018-01-18 - 2023-07-18 - G11C7/12
  • 提供一种操作包括连接至多条线的存储器单元阵列的非易失性存储器装置的方法。所述方法可以包括:通过将第一电压施加一段时间来对所述多条线中的第一线执行第一循环,第一循环包括具有第一操作时间段的第一恢复区段,其中,按照第一斜率对第一电压放电;在第一循环之后,通过将第二电压施加一段时间来对第一线执行第二循环,第二循环包括具有第二操作时间段的第二恢复区段,第二操作时间段不同于第一操作时间段,其中,按照比第一斜率小的第二斜率对第二电压放电。
  • 读出电路及其方法-202210055659.1
  • 顾勋;李垣杰;邓升成 - 长鑫存储技术有限公司
  • 2022-01-18 - 2023-07-14 - G11C7/12
  • 本发明公开了一种读出电路及其方法,读出电路包括:感测放大单元,设置于相邻的两个存储单元之间,通过位线连接存储单元,通过互补位线连接互补存储单元;感测放大单元包括P型晶体管和N型晶体管,P型晶体管的一端与N型晶体管的一端连接,另一端与上拉电压连接;N型晶体管的另一端与下拉电压连接,N型晶体管的控制端通过位线及互补位线控制;控制单元,用于响应控制信号,连接P型晶体管和N型晶体管;开关单元,连接P型晶体管的控制端,用于响应开关信号,导通P型晶体管传输上拉电压。预先对感测放大单元进行补偿,消除阈值电压差,能够正确读取数据,提高读出电路的读取速度、灵敏度及准确率。
  • DRAM数据接口电路的布局方法、装置、电子设备和介质-202310362446.8
  • 王峰;冯富强;朱少聪 - 北京比特大陆科技有限公司
  • 2023-04-06 - 2023-07-04 - G11C7/12
  • 提供了一种DRAM数据接口电路的布局方法和装置,涉及电路技术领域。DRAM数据接口电路包括多个数据选通单元、m个选通信号线以及用于控制第一DRAM阵列选通的多个位线,方法包括:获取DRAM数据接口电路的第一布局,在第一布局中,m个选通信号线沿预设方向依次循环排列,每一组循环对应第一布局中的一级第一子布局,在每一级第一子布局中,数据选通单元的第二数据端与多条传输信号线连接;对每一级第一子布局进行分割和重新排列,以将每一级第一子布局分割为至少两个第二子布局,并且多条传输信号线在相邻两个第二子布局之间断开,相邻两个第二子布局的位于拼接处的多个位线复用同一选通信号线,并且相邻两个第二子布局之间不具有冗余模块。
  • 非易失性存储器设备和包括其的存储设备-201710674694.0
  • 南尚完;朴商仁 - 三星电子株式会社
  • 2017-08-09 - 2023-07-04 - G11C7/12
  • 一种非易失性存储器设备,包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行:(1)预编程,即,顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压,以及(2)在完成所述预编程之后,主编程,即,顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。
  • 写入辅助-201910014613.3
  • S·R·达尼雷迪;S·奇丹巴兰;B·乔斯;凡卡崔汉文·宾维杰亚拉梵 - 格芯(美国)集成电路科技有限公司
  • 2019-01-08 - 2023-07-04 - G11C7/12
  • 本发明涉及写入辅助,其中,一种电路包括具有一存储器阵列的一内核。该存储器阵列包括存储器单元和位线,并呈多列排列。该内核包括具有连接至该存储器单元的连接件的一金属化层,该金属化层没有存储器单元。数字线连接至该存储器阵列的一列的该位线。一写入驱动器连接至该数字线。一写入辅助电路连接至该写入驱动器。该写入辅助电路在写入操作之前保持该数字线上的一电压,并在写入操作期间向该数字线提供一升压电压。位于该内核的该金属化层中的一线桥将该写入辅助电路连接至该写入驱动器。
  • 半导体存储器-201711402466.4
  • 山田和志 - 拉碧斯半导体株式会社
  • 2017-12-22 - 2023-06-30 - G11C7/12
  • 本发明涉及半导体存储器。提供能够抑制噪声的产生、电源电路的负担的半导体存储器。包含:第一放电电路,对在一对位线中蓄积的电荷进行放电;第二放电电路,使在一对位线中蓄积的电荷放电;以及控制部,选择性地执行仅使第一和第二放电电路之中的第二放电电路工作的低速放电模式、使第一和第二放电电路都工作的高速放电模式、使第一和第二放电电路都停止的停止模式。
  • 存储阵列、存储单元及其数据读写方法-202111564800.2
  • 吴玉雷;王晓光 - 长鑫存储技术有限公司
  • 2021-12-20 - 2023-06-23 - G11C7/12
  • 本公开提供一种存储阵列、存储单元及其数据读写方法,通过在MRAM的存储阵列中的每个存储单元中设置两个存储节点,使得存储单元中一个存储节点失效时,还可以使用该存储单元另一个存储节点进行写入数据和读取数据,从而延长了存储单元的耐久力和保持力,进而提高了存储单元的使用寿命,增加MRAM的稳定性。
  • 具有写辅助的存储器电路和方法-202211392789.0
  • 韦森·罗威;黄万柏 - 英特尔公司
  • 2022-11-08 - 2023-06-20 - G11C7/12
  • 本公开涉及具有写辅助的存储器电路和方法。存储器电路包括存储器单元列。列选择电路通过位线耦合到存储器单元列。列选择电路在向存储器单元列中的至少一个存储器单元的写操作期间响应于写控制信号而将位线的电压拉向预定电压。写使能电路生成写使能信号。再生中继器电路通过位线耦合到存储器单元列。再生中继器电路在写操作期间响应于写使能信号而将位线的电压拉向预定电压。
  • 具有高数据频宽的存储器装置-202210092620.7
  • 黄崇仁;陈俊丞 - 力晶积成电子制造股份有限公司
  • 2022-01-26 - 2023-06-13 - G11C7/12
  • 本发明提供一种具有高数据频宽的存储器装置。存储器装置包括至少一存储器芯片以及逻辑芯片。所述至少一存储器芯片各包括一存储器阵列、多个位线以及多个数据路径。所述多个数据路径分别与所述多个位线相对应。所述多个数据路径的数量等于或少于所述多个位线的数量。逻辑芯片的多个数据传输端以一对一方式与所述至少一存储器芯片的所述多个数据路径电连接。所述多个数据传输端的数量等于所述至少一存储器芯片的所述多个数据路径的总数。
  • 配置为防止由于泄漏电流进入位线的读取失败的存储设备-201810974238.2
  • 李庚旼;申慧旻;李桢赫;郑铉成 - 三星电子株式会社
  • 2018-08-24 - 2023-06-13 - G11C7/12
  • 一种存储设备,可以包括:选择的位线,连接到第一节点并且配置为接收第一电流;选择的存储单元,连接到选择的位线;参考位线,连接到第二节点并且配置为接收第二电流;参考存储单元,连接在参考位线与参考源极线之间;子位线,连接到第二节点;子存储单元,连接在子位线与子源极线之间;以及读出放大器,配置为读出第一节点与第二节点之间的电压差,以确定从连接到选择的位线的选择的存储单元所读取的数据。子存储单元可以包括单元晶体管。单元晶体管的栅极电极可以连接到子源极线。
  • 存储器装置及其操作方法-201811486071.1
  • 李熙烈 - 爱思开海力士有限公司
  • 2018-12-06 - 2023-06-13 - G11C7/12
  • 存储器装置及其操作方法。一种存储器装置包括:存储器单元阵列,其包括分别联接到多条字线的多个存储器单元;外围电路,其被配置为执行至少一个编程循环,所述至少一个编程循环包括将编程电压施加到与所述多条字线当中的所选字线联接的所选存储器单元以及确定所选存储器单元是否已被完全编程;以及控制逻辑,其被配置为控制外围电路在编程电压被施加到所选字线的同时,将不同电平的编程控制电压施加到分别联接到所选存储器单元当中的第一存储器单元组中的存储器单元的位线并将编程允许电压施加到分别联接到所选存储器单元当中的第二存储器单元组中的存储器单元的位线。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top