“高密度集成电路封装”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2435879个，建议您升级VIP下载更多相关专利

[发明专利]带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底-CN201680091262.0在审
发明人： R·A·迈;S·R·S·博雅帕提;K·K·达尔马韦卡尔塔;S·V·皮耶塔姆巴拉姆;J·索托冈萨雷斯;K·C·利姆;A·阿列克索夫 -专利权人：英特尔公司
申请日： 2016-12-30 - 公布日： 2019-07-16 - 主分类号： H01L23/498 文献下载
摘要：总体上给出了具有用于缩放高密度布线的高密度互连架构的集成电路封装衬底、以及相关结构、器件和方法。更具体而言，给出了具有基于可以包括柱和过孔的高密度互连层、以及用于管芯附接的集成腔的扇出布线的集成电路封装衬底。此外，给出了具有形成于高密度互连层上的自对准柱和过孔的集成电路封装衬底以及相关方法。
高密度互连集成电路缩放高密度布线扇出布线自对准附接管芯扇出架构

[发明专利]一种高密度柔性集成电路封装基板质量检测系统及方法-CN202111273326.8在审
发明人：钟智彦;续朋;岑健;向丹 -专利权人：广东技术师范大学
申请日： 2021-10-29 - 公布日： 2022-10-14 - 主分类号： G06T7/00 文献下载
摘要：本发明公开了一种高密度柔性集成电路封装基板质量检测系统及方法，包括：金相显微成像采集系统，其包括摄像机，通过摄像机采集高密度柔性集成电路封装基板各部分的高分辨率数字图像；图像融合系统，其用于将采集完成后的所有图像拼接成一张完整的柔性集成电路封装基板图像；质量检测系统，其用于对所拼接的高分辨率柔性集成电路封装基板图像进行图像分类、缺陷分类和缺陷区域定位检测，从而检测高密度柔性集成电路封装基板工艺过程的质量。本发明先判断有无缺陷，再判断缺陷种类，建立了正常基板图像的样本图像库，在环境不变情况下，模型参数可以被后续直接使用，大大降低了检测时间，提高了高密度柔性集成电路封装基板的生产效率。
一种高密度柔性集成电路封装质量检测系统方法

[实用新型]一种高密度集成电路封装结构-CN201720429336.9有效
发明人：周学志;谢清冬 -专利权人：信丰明新电子科技有限公司
申请日： 2017-04-21 - 公布日： 2017-11-17 - 主分类号： H01L25/10 文献下载
摘要：本实用新型公开了一种高密度集成电路封装结构，包括基座、集成芯片、第一压紧装置、隔板、备用芯片、第二压紧装置、封盖、整线器、接线柱、闭合开关、散热孔、引脚，所述基座上方设有集成芯片，所述集成芯片上方安装有第一压紧装置，所述第一压紧装置包括压板和伸缩弹簧，所述压板通过伸缩弹簧与隔板连接，与现有技术相比，本实用新型的有益效果是该新型一种高密度集成电路封装结构，设计科学合理，结构简单，本高密度集成电路封装结构封装有备用集合芯片，当现有的集合芯片损毁时，不用直接丢弃封装结构，可使用备用芯片，保证工作的正常运转，且本封装结构具有大量的高密度的引脚，方便电路的使用。
一种高密度集成电路封装结构

[发明专利]一种基于鲁棒设计的高密度集成电路封装的优化方法-CN201410200307.6有效
发明人：万毅 -专利权人：温州大学
申请日： 2014-05-13 - 公布日： 2017-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于鲁棒设计的高密度集成电路封装热疲劳结构可靠性优化的新方法，包括以下步骤确定待优化的结构设计变量，把封装主要热失效部件的热疲劳应变作为优化目标函数；根据确定的结构设计变量和优化目标，进行三水平二阶鲁棒实验设计；对三水平二阶鲁棒实验设计点分别进行热疲劳应变的有限元分析和计算，形成完整的三水平二阶鲁棒实验设计表；根据完整的三水平二阶鲁棒实验设计点和对应的热疲劳应变值，运用最小二乘法构建高密度集成电路封装目标函数的二次曲面模型此发明解决了高密度集成电路封装热可靠性分析和设计的关键技术，为高密度集成电路封装热可靠性分析和设计提供了新的方法。
一种基于设计高密度集成电路封装优化方法

[发明专利]高密度集成电路封装结构以及集成电路-CN201610027678.8有效
发明人：梁大钟 -专利权人：气派科技股份有限公司
申请日： 2016-01-15 - 公布日： 2017-03-29 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及一种高密度集成电路封装结构以及集成电路，属于集成电路封装的技术领域。本发明所述的高密度集成电路封装结构，包括密封金属引线框、芯片以及微米级连接线的长方体塑封结构，所述塑封结构的长度A1满足关系1.20 mm +（B‑8）×0.3 mm /2≤A1≤4.50 mm +（B本发明的封装结构，能够适应芯片制造技术从微米级向亚微米，纳米级发展的需要，满足了低功耗、高速度、大容量、小体积的便携式产品需求。
高密度集成电路封装结构以及

[发明专利]高密度集成电路-CN200410063042.6无效
发明人：张世熹 -专利权人：张世熹
申请日： 1999-10-28 - 公布日： 2005-01-19 - 主分类号： H01L27/06 文献下载
摘要：本发明提供了一种高密度集成电路。该高密度集成电路中多个集成电路层在垂直方向上被集成在一芯片上，每个集成电路层具有一定独立的记忆、逻辑和/或模拟功能，层间连接通道口将不同集成电路层相互耦合。同时，本发明对含有存储器的高密度集成电路作了进一步完善，如提供布线分区以方便布线；使用缓冲器提高速度；使用用户编程存储矩阵作为多余阵列以提高成品率等。
高密度集成电路

[发明专利]高密度集成电路-CN99813068.0无效
发明人：张世熹 -专利权人：张世熹
申请日： 1999-10-28 - 公布日： 2001-12-05 - 主分类号： H01L27/06 文献下载
摘要：本发明提供了一种高密度集成电路。该高密度集成电路中多个集成电路层在垂直方向上被集成在一芯片上,每个集成电路层具有一定独立的记忆、逻辑和/或模拟功能,层间连接通道口将不同集成电路层相互耦合。同时,本发明对含有存储器的高密度集成电路作了进一步完善,如提供布线分区以方便布线;使用缓冲器提高速度;使用用户编程存储矩阵作为多余阵列以提高成品率等。
高密度集成电路

[发明专利]一种金属气密芯片级封装方案及结构-CN202210115511.2在审
发明人：朱雨生;徐浩;耿国豪;吴碧华 -专利权人：北京升宇科技有限公司;合肥市晶结科技有限公司;朱雨生
申请日： 2022-02-07 - 公布日： 2022-05-10 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及集成电路封装领域，提供了一种集成电路芯片封装方案及结构，具体为一种金属气密芯片级封装(MH‑CSP)。本发明通过利用五面金属包封CSP加双面铜互连陶瓷基板，以金锡共晶焊接方式封装，实现高可靠芯片级全金属气密封装，用来替代传统方式的全金属及金属陶瓷气密封装，达到高密度集成与立体散热功能，实现产品热阻下降，体积下降，成本下降，功率、效率以及集成度提升的总体目标；满足用户的立体散热、集成热沉、批量制作、高密度集成、气密封装、高可靠低成本等需求。
一种金属气密芯片级封装方案结构

[实用新型]一种高密度LQFP32集成电路封装引线框结构-CN201420639885.5有效
发明人：陈永金;梁大钟;饶锡林;施保球;刘兴波 -专利权人：气派科技股份有限公司
申请日： 2014-10-31 - 公布日： 2015-03-04 - 主分类号： H01L23/495 文献下载
摘要：本实用新型一种高密度LQFP32集成电路封装引线框结构，技术目的是提供一种新的封装效率更高并且提升产品良品率的高密度LQFP32集成电路封装引线框结构。本实用新型由于每排设置了五个引线框单元，相比现有三排结构的LQFP32封装引线框结构，生产效率大大提高，从而大大降低了人工成本；同时也能够有效降低用电量以及树脂的用量，因而技术效果明显，适应用集成电路的封装领域中应用
一种高密度 lqfp32 集成电路封装引线结构

[发明专利]一种马达基座、音圈马达及其制造方法-CN202310461356.4在审
发明人：诸渊臻;胡炜;刘星星;莫凑全 -专利权人：苏州昀冢电子科技股份有限公司
申请日： 2023-04-26 - 公布日： 2023-09-05 - 主分类号： H02K11/00 文献下载
摘要：本发明提供一种马达基座、音圈马达及其制造方法，所述马达基座包括若干金属支路、注塑成型于若干所述金属支路的绝缘底座、安装于所述绝缘底座并电性连接所述金属支路的至少一第一电子组件以及高密度集成电路模块，所述高密度集成电路模块包括硬性线路板及焊接至所述硬性线路板的高密度集成电路，所述硬性线路板设有若干间隔设置的导电片，所述导电片电性连接至嵌设于所述绝缘底座内的所述金属支路，以使得所述高密度集成电路通过所述金属支路电性连接至所述第一电子组件。其能够更加合理地利用马达基座的电路布局空间，让高密度集成电路能够利用更大的空间实现更丰富的控制功能。
一种马达基座及其制造方法

[发明专利]一种高密度封装集成电路键合丝触碰风险评估方法-CN201910823005.7在审
发明人：李喜尼 -专利权人：江西众晶源科技有限公司
申请日： 2019-09-02 - 公布日： 2019-11-29 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种高密度封装集成电路键合丝触碰风险评估方法，包括以下步骤：S1、参数获取：采取高密度封装集成电路键合丝参数；S2、确定参数：确定需要建模的参数，保证评估的准确度；S3、键合丝仿真建模：建立触碰模拟的CAD模型和FEA模型；S4、触碰风险分析：根据建模数据变化，得到系统数据，进而进行风险分析，对S1中的键合丝进行尺寸和密度等外部参数进行测量，然后根据当前环境信息，对比资料库中的以往数据进行参数，进行比较和分析该高密度封装集成电路键合丝触碰风险评估方法，能够进行粗略的建模评估，减少真实实验中不必要的操作和不必要的资源的浪费，省时省力。
键合丝触碰高密度封装集成电路风险分析风险评估建模比较和分析参数获取仿真建模环境信息建模数据外部参数系统数据准确度资料库评估省时省力测量保证

[发明专利]在半导体或电介质晶片上制作的系统级封装-CN02809044.6有效
发明人：乔治·L·肖;约翰·哈罗德·麦格莱恩 -专利权人：国际商业机器公司
申请日： 2002-04-17 - 公布日： 2004-06-16 - 主分类号： H01L23/538 文献下载
摘要：一种具有导电通路孔的半导体或电介质晶片，在集成电路封装结构中被用作衬底，其中高密度芯片间和芯片内触点和布线被设置在集成电路的衬底表面上，并且通过相对面接触外部的信号和电源电路。采用例如硅的衬底使得能够采用本领域的传统工艺，以提供高布线密度并与集成电路中任意的硅芯片的热膨胀系数一致。采用穿过衬底的通路孔允许在硅衬底上高密度连接，并且提供连接电源层和信号层的短路径。
半导体电介质晶片制作系统封装

[发明专利]一种高密度集成电路芯片扇出封装的制作方法-CN201910823778.5在审
发明人：曾德贵;谢嘉林;徐开凯;赵建明;张霞;施宝球;许栋梁;廖楠;李建全;徐银森;李健儿;黄平;刘继芝;曾尚文;陈勇 -专利权人：电子科技大学;广安职业技术学院;气派科技股份有限公司;四川芯合利诚科技有限公司;四川遂宁市利普芯微电子有限公司;四川晶辉半导体有限公司;重庆中科渝芯电子有限公司;四川上特科技有限公司;四川蓝彩电子科技有限公司;上海朕芯微电子科技有限公司
申请日： 2019-09-02 - 公布日： 2019-11-29 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种高密度集成电路芯片扇出封装的制作方法，包括依次进行的以下步骤：一、制作正面保护层；二、蓝膜切割和裂片；三、制作背面及侧面保护层；四、形成扇出结构。本发明为高密度集成电路芯片的正面、侧面及背面添加环氧树脂钝，在环氧树脂层上形成扇出结构，避免了切片过程以及后期封装流程中对半导体芯片四周暴露部份的损伤，且该方法无需考虑封装步骤以前的工艺流程。本发明适用于半导体器件封装技术领域。
扇出封装高密度集成电路背面制作环氧树脂芯片半导体器件封装半导体芯片环氧树脂层正面保护层侧面工艺流程保护层蓝膜裂片切片切割损伤暴露

[发明专利]模组化测试头-CN01101850.X无效
发明人：何焕轩;赖蔚海;郭建玄;谢登存;王铭贤;范伟芳;陈隆欣;林幸忠;刘文元 -专利权人：泓进科技股份有限公司
申请日： 2001-02-07 - 公布日： 2002-09-11 - 主分类号： G01R1/067 文献下载
摘要：本发明公开了一种模组化测试头,至少包含高密度转接线装置、驱动集成电路装置及悬吊装置,高密度转接线装置前端设有多个导电薄膜凸块用于检测产品;电路装置具有多个测试装置;驱动集成电路装置用以对高密度转接线装置提供测试信号;悬吊装置用以悬吊高密度转接线装置与驱动集成电路装置。
模组化测试

[发明专利]一种多芯片叠加模块化高速存储集成电路封装模具-CN201310304291.9无效
发明人：宋岩 -专利权人：大连泰一精密模具有限公司
申请日： 2013-07-17 - 公布日： 2013-10-23 - 主分类号： H01L21/56 文献下载
摘要：一种多芯片叠加模块化高速存储集成电路封装模具，其属于叠层芯片集成电路封装技术。该封装模具的上模固定板上安装上模型腔和上模中心流道,在下模固定板上安装下模型腔和下模中心板。利用独有的型腔封装结构，使封装后多芯片封集成电路基板不形变，不翘曲。该封装模具把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。封装后可保证多芯片封集成电路基板不形变，不翘曲。
一种芯片叠加模块化高速存储集成电路封装模具

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条