专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果244855个,建议您升级VIP下载更多相关专利
  • [发明专利]3D IC凸块高度计量APC-CN201510793909.1有效
  • 郑迺汉;杨棋铭 - 台湾积体电路制造股份有限公司
  • 2015-11-18 - 2019-04-02 - G01B11/02
  • 本发明涉及依赖于先进的工艺控制(APC)的凸块计量的方法,以向凸块计量模块提供描述衬底衬底参数,从而改善凸块计量模块的聚焦。在一些实施例中,方法测量半导体衬底的一个或多个衬底参数。基于测量的衬底参数来计算凸块计量模块的透镜的初始焦点高度。然后将凸块计量模块的透镜放置在初始焦点高度处,并且随后使用透镜来测量半导体衬底上的多个凸块的高度和关键尺寸。通过对凸块计量模块提供衬底参数,凸块计量模块可以使用实时工艺控制来计算晶圆,从而提高产量和收益。本发明还提供了3D IC凸块高度计量APC。
  • dic高度计量apc
  • [实用新型]一种LED外延片-CN202020005747.7有效
  • 滕龙;霍丽艳;吴洪浩;刘兆 - 江西乾照光电有限公司
  • 2020-01-02 - 2020-11-06 - H01L33/20
  • 本实用新型提供了一种LED外延片,包括衬底、位于所述衬底表面的控制层、依次位于所述控制层表面的N型半导体层、多量子阱层和P型半导体层;其中,所述控制层是通过对所述衬底进行加热,并采用氮化气体对所述衬底进行氮化处理形成的对衬底进行加热,并采用氮化气体对衬底进行氮化处理,可以使得氨气与衬底表面的一些化学键结合,形成晶格常数介于衬底和半导体层中间的物质即控制层,从而可以通过控制层减少衬底和半导体层之间因晶格失配产生的压应力或张应力,进而减小和改变LED外延片的,提高LED外延片的波长均匀性,提高LED外延片的良率,节约后续形成的LED芯片的分选成本。
  • 一种led外延
  • [发明专利]衬底结构、半导体结构及其制备方法-CN202210240338.9在审
  • 王颖慧;罗晓菊;裴卫江 - 镓特半导体科技(上海)有限公司
  • 2022-03-10 - 2022-07-12 - H01L21/02
  • 本申请涉及一种低衬底结构、半导体结构及其制备方法。本申请提供的低衬底结构的制备方法包括:提供氮化镓衬底;在预设生长条件下,于氮化镓衬底的背面形成第一膜层,以使得第一膜层产生与所述氮化镓衬底内的内应力方向相反的张应力,第一膜层的热膨胀系数小于氮化镓衬底的热膨胀系数;于第一膜层远离氮化镓衬底的表面形成第二膜层,第二膜层的热膨胀系数大于氮化镓衬底的热膨胀系数。本申请提供的低衬底结构的制备方法能够抵消衬底结构由于氮化镓衬底的内应力而导致的,降低衬底结构由于而形成的碗装内凹,降低后续进行器件制程和/或芯片制程的难度,并使得衬底结构在后续工艺步骤中不受温度的影响
  • 低翘曲衬底结构半导体及其制备方法
  • [发明专利]膜沉积装置-CN200980160793.0无效
  • 桥本信;田边达也 - 住友电气工业株式会社
  • 2009-08-06 - 2012-05-23 - H01L21/205
  • 当在加热气氛中在半导体衬底(10)等上沉积膜时,造成半导体衬底(10)只由于温度升高而发生相当大程度的(弯曲)。所述衬底导致诸如衬底(10)上形成的膜质量均匀性劣化以及在衬底(10)中产生裂缝的概率增加的问题。本发明的膜形成装置(200)通过从上侧和下侧都加热主表面,来减小衬底(10)的主表面的上侧和下侧之间的温度梯度(温度差),由此抑制衬底(10)的。更优选地,膜形成装置(200)还包括用于测量衬底(10)的曲率或的测量单元(5)。
  • 沉积装置
  • [发明专利]一种异质结构及其制备方法-CN202310639707.6在审
  • 欧欣;徐文慧;伊艾伦;游天桂;瞿振宇 - 中国科学院上海微系统与信息技术研究所
  • 2023-05-31 - 2023-08-08 - H01L21/18
  • 本申请公开了一种异质结构制备方法,包括提供单晶功能材料基板和异质衬底基板;对单晶功能材料基板进行第一离子注入,以形成第一缺陷层,形成第一缺陷层的单晶功能材料基板呈现状态;对异质衬底基板进行曲调控处理,以形成曲调控层,形成曲调控层的异质衬底基板呈现状态;键合形成第一缺陷层的单晶功能材料基板和形成曲调控层的异质衬底基板,得到异质键合体;对异质键合体进行剥离,得到目标异质结构。本申请的异质结构制备方法通过使异质衬底基板与单晶功能材料基板均形成,以减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,进而增强键合强度。
  • 一种结构及其制备方法
  • [发明专利]计算贴合SOI晶片的的方法及贴合SOI晶片的制造方法-CN201280045093.9有效
  • 横川功;阿贺浩司;水泽康 - 信越半导体株式会社
  • 2012-08-21 - 2014-07-09 - H01L21/02
  • 本发明是一种计算贴合SOI晶片的的方法,就该贴合SOI晶片而言,在键合晶片和衬底晶片中的任一方表面或在其双方表面形成热氧化膜,并通过该热氧化膜将上述键合晶片和上述衬底晶片贴合之后使上述键合晶片薄膜化,由此制作由上述衬底晶片上的BOX层和该BOX层上的SOI层构成的构造的外延生长用SOI晶片,并使外延层生长而制作上述贴合SOI晶片,上述计算贴合SOI晶片的的方法其特征在于,假想上述外延生长用SOI晶片是具有与上述键合晶片的掺杂剂浓度相同的掺杂剂浓度的单晶硅晶片,计算在该假想单晶硅晶片进行外延生长时所产生的A,并计算起因于上述外延生长用SOI晶片的上述BOX层的厚度的B,进而将上述贴合之前的衬底晶片的的实测值设为C,将这些的总合(A+B+C)作为上述贴合SOI晶片的而计算。由此,提供一种预先计算贴合SOI晶片的的方法,进而提供一种通过使用该计算方法制造具有所期望的的贴合SOI晶片的方法。
  • 计算贴合soi晶片方法制造
  • [实用新型]一种半导体装置-CN202121441397.X有效
  • 王蔚;H.邱;P.赖;王旭;王心语 - 西部数据技术公司
  • 2021-06-28 - 2022-03-18 - H01L23/31
  • 该半导体装置包括衬底、设置于衬底上的一个或多个半导体裸芯、设置在衬底上并覆盖一个或多个半导体裸芯的模塑料、设置在模塑料上的电磁屏蔽层以及设置在电磁屏蔽层上的防层。防层的厚度大于电磁屏蔽层的厚度。电磁屏蔽层为连续层。防层包括镂空区域。根据本实用新型,可以改善在模塑工艺后的半导体装置的程度。
  • 一种半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top