“衬底偏置”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果191153个，建议您升级VIP下载更多相关专利

[发明专利]带有闩锁抑制的可调节晶体管衬底偏置发生电路-CN200710084732.3有效
发明人： S·佩里塞地 -专利权人：阿尔特拉公司
申请日： 2007-02-28 - 公布日： 2007-09-12 - 主分类号： H03K3/00 文献下载
摘要：本发明提供了带有衬底偏置或体偏置发生电路的集成电路。衬底偏置发生电路产生衬底偏置信号，其施加到衬底偏置路径上的晶体管。衬底偏置发生电路包括有源闩锁抑制电路，当潜在的闩锁状态检测出来时，其箝位衬底偏置路径处于安全电压。衬底偏置电路产生的衬底偏置信号电平是可调的。通过使用p沟道控制晶体管，衬底偏置发生电路调节衬底偏置路径上的衬底偏置电压。隔离晶体管耦合在p沟道控制晶体管和衬底偏置路径之间。在潜在闩锁状态期间，隔离晶体管被断开来隔离衬底偏置路径和地。控制电路调节衬底偏置电压，衬底偏置电压被施加到p沟道控制晶体管和隔离晶体管中的衬底端。
带有抑制调节晶体管衬底偏置发生电路

[发明专利]电子系统装置及其启动方法-CN202011124288.5在审
发明人：田边昭;上嶋和也 -专利权人：瑞萨电子株式会社
申请日： 2020-10-20 - 公布日： 2021-05-07 - 主分类号： H02J7/35 文献下载
摘要：电子系统装置包括：生成电源电压的功率生成装置；与功率生成装置连接的衬底偏置生成电路；存储器电路；监控电路；以及电容器，其经由开关而连接至衬底偏置生成电路。衬底偏置生成电路从电源电压生成衬底偏置电压，并且在开关处于接通状态时，基于衬底偏置电压而向电容器供应电荷。当开关处于关断状态时，电容器基于衬底偏置电压来存储所累积的电荷。当开关处于接通状态时，衬底偏置生成电路基于衬底偏置电压以添加到所保持的电荷，并声明反向偏置电压。衬底偏置生成电路将反向偏置电压供应给存储器电路。
电子系统装置及其启动方法

[发明专利]一种多电源域电荷泵的开关管衬底的动态偏置电路及方法-CN202010945430.6在审
发明人：陈光明;胡海军;夏群兵 -专利权人：深圳市爱协生科技有限公司
申请日： 2020-09-10 - 公布日： 2020-12-01 - 主分类号： H02M3/07 文献下载
摘要：本发明公开了一种多电源域电荷泵的开关管衬底的动态偏置电路及方法，包括开关管PM0、开关管PM1、衬底偏置MOS管PM2、衬底偏置MOS管PM3、开关管PM4、衬底偏置MOS管PM5、衬底偏置MOS管PM6、开关管PM7、衬底偏置MOS管PM8、衬底偏置MOS管PM9、开关管PM10、衬底偏置MOS管PM11、衬底偏置MOS管PM12、NMOS管NM0和NMOS管NM1。本发明提出的一种多电源域电荷泵的开关管衬底的动态偏置电路及方法，能动态调整开关管的衬底偏置；在时钟不同相位，开关管两边的电压变化的时候，准确区分高低电位；对不同电源域之间的开关管的衬底进行有效合理的偏置
一种电源电荷开关衬底动态偏置电路方法

[实用新型]一种多电源域电荷泵的开关管衬底的动态偏置电路-CN202021966882.4有效
发明人：陈光明;胡海军;夏群兵 -专利权人：深圳市爱协生科技有限公司
申请日： 2020-09-10 - 公布日： 2021-02-19 - 主分类号： H02M3/07 文献下载
摘要：本实用新型公开了一种多电源域电荷泵的开关管衬底的动态偏置电路，包括开关管PM0、开关管PM1、衬底偏置MOS管PM2、衬底偏置MOS管PM3、开关管PM4、衬底偏置MOS管PM5、衬底偏置MOS管PM6、开关管PM7、衬底偏置MOS管PM8、衬底偏置MOS管PM9、开关管PM10、衬底偏置MOS管PM11、衬底偏置MOS管PM12、NMOS管NM0、NMOS管NM1、电容C1、电容C2、比较器CMP0本实用新型提出的多电源域电荷泵的开关管衬底的动态偏置电路，能动态调整开关管的衬底偏置；在时钟不同相位，开关管两边的电压变化的时候，准确区分高低电位；对不同电源域之间的开关管的衬底进行有效合理的偏置。
一种电源电荷开关衬底动态偏置电路

[发明专利]用于优化功耗的CMOS处理中的动态反向偏置-CN201611270932.3有效
发明人： M·温特尔 -专利权人： GN瑞声达A/S
申请日： 2016-12-29 - 公布日： 2021-07-30 - 主分类号： H04R29/00 文献下载
摘要：本发明设计了一种包括第一多个N型半导体和第二多个P型半导体的听力设备的功率控制电路，包括：开关电容器电源，为听力设备提供电源电压；衬底偏置控制电路，向第一多个N型半导体的体端提供第一衬底偏置控制电压并向第二多个P型半导体的体端提供第二衬底偏置控制电压；期望性能基准电路；性能监测器电路，监测第一多个N型半导体和第二多个P型半导体的一个或多个性能参数，并向衬底偏置控制电路的第一输入提供一个或多个性能参数的性能参数测量期望性能基准电路向衬底偏置控制电路的第二输入提供性能基准，并且衬底偏置控制电路通过分别连续改变第一衬底偏置控制电压和第二衬底偏置控制电压的电平来优化功率消耗。
用于优化功耗 cmos 处理中的动态反向偏置

[发明专利]带有晶体管衬底偏置的集成电路的抑制闩锁电路-CN200710084734.2有效
发明人： S·佩里塞地 -专利权人：阿尔特拉公司
申请日： 2007-02-28 - 公布日： 2007-09-12 - 主分类号： H03K3/037 文献下载
摘要：本发明提供诸如可编程逻辑器件集成电路之类的集成电路，其包括衬底偏置或体偏置金属氧化物半导体晶体管和抑制闩锁电路。抑制闩锁电路抑制在金属氧化物半导体晶体管中发生闩锁。可以从外部源接收衬底偏置信号，或者从内部产生衬底偏置信号。衬底偏置路径用来分配衬底偏置信号到金属氧化物半导体晶体管的衬底端。抑制闩锁电路可以包括有源n沟道和p沟道金属氧化物晶体管抑制闩锁电路。如果所述抑制闩锁电路判定核心逻辑电源信号和地电源有效，同时衬底偏置信号无效，则衬底偏置路径能够箝位在安全电压，以抑制在金属氧化物半导体晶体管中发生闩锁。
带有晶体管衬底偏置集成电路抑制电路

[发明专利]具有衬底偏置方案的半导体装置结构-CN202111254194.4在审
发明人：安东尼·K·史塔佩尔;M·J·阿布-哈利勒;约翰·J·艾利斯-蒙纳翰;兰迪·沃夫;亚文·J·乔瑟夫;阿龙·瓦莱特 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-10-27 - 公布日： 2022-06-07 - 主分类号： H01L29/78 文献下载
摘要：本申请涉及具有衬底偏置方案的半导体装置结构，揭示了具有衬底偏置的半导体装置结构、形成具有衬底偏置的半导体装置结构的方法以及操作具有衬底偏置的半导体装置结构的方法。衬底接点耦合到装置区中的主体半导体衬底的一部分。衬底接点被配置为用负偏置电压偏置。场效应晶体管包括在主体半导体衬底的装置区中的半导体本体。半导体本体与主体半导体衬底的部分电性隔离。
具有衬底偏置方案半导体装置结构

[发明专利]半导体集成电路器件及衬底偏置控制方法-CN200710096039.8有效
发明人：成竹功夫 -专利权人：恩益禧电子股份有限公司
申请日： 2007-04-10 - 公布日： 2007-10-17 - 主分类号： H03K19/20 文献下载
摘要：一种半导体集成电路器件，其包括：第一偏置产生电路(301)、第二偏置产生电路(302)和控制电路(28)。该第一偏置产生电路(301)产生P沟道晶体管的第一衬底偏置电压。该第二偏置产生电路(302)产生N沟道晶体管的第二衬底偏置电压。该控制电路(28)基于向其施加了该第一衬底偏置电压和第二衬底偏置电压的电路的操作状态，独立地控制所述第一偏置产生电路和所述第二偏置产生电路。
半导体集成电路器件衬底偏置控制方法

[发明专利]存储器及其驱动电路-CN201410076847.8有效
发明人：權彞振;倪昊;郑大燮;金凤吉 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-03-04 - 公布日： 2019-03-29 - 主分类号： G11C16/06 文献下载
摘要：所述驱动电路包括电平移位单元及衬底偏置单元；所述电平移位单元包括适于输入访问电平的第一节点、适于输入衬底偏置电平的第二节点及适于输出驱动电平的第三节点，所述第三节点连接至所述存储器中的字线或位线；所述衬底偏置单元适于提供所述衬底偏置电平，所述衬底偏置电平小于所述访问电平。
存储器及其驱动电路

[发明专利]一种基于自适应衬底偏置的存内计算单元-CN202210958085.9有效
发明人：游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-08-11 - 公布日： 2022-11-15 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种基于自适应衬底偏置的存内计算单元。该发明包括6T‑SRAM结构和自适应衬底偏置电路；6T‑SRAM结构的第一输出端与位线BLB连接，6T‑SRAM结构的第二输出端与位线BL连接；6T‑SRAM结构的输入端与字线WL连接；自适应衬底偏置电路与所述6T‑SRAM结构连接；自适应衬底偏置电路用于调节所述6T‑SRAM结构中晶体管的衬底偏置电压Vb。
一种基于自适应衬底偏置计算单元

[发明专利]半导体集成电路装置及其检查方法和制造方法-CN200410004963.5无效
发明人：水野弘之;石桥孝一郎;成田进 -专利权人：株式会社日立制作所
申请日： 1999-09-09 - 公布日： 2004-08-11 - 主分类号： H01L21/66 文献下载
摘要：一种半导体集成电路中，通过把衬底偏置控制装置102设置为第1状态，在MOS晶体管中流过大电流，把衬底偏置控制装置设定为第2状态，把上述大电流控制为较小的值，进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMOS晶体管的衬底偏置高的电压值，是对于NMOS晶体管的衬底偏置低的电压值，第2状态时提供给第1被控制电路的电源电压比该第1状态时小。
半导体集成电路装置及其检查方法制造

[发明专利]半导体集成电路装置-CN99118577.3无效
发明人：水野弘之;石桥孝一郎;成田进 -专利权人：株式会社日立制作所
申请日： 1999-09-09 - 公布日： 2000-05-17 - 主分类号： H01L27/092 文献下载
摘要：一种半导体集成电路中,通过把衬底偏置控制装置102设置为第1状态,在MOS晶体管中流过大电流,把衬底偏置控制装置设定为第2状态,把上述大电流控制为较小的值,进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMOS晶体管的衬底偏置高的电压值,是对于NMOS晶体管的衬底偏置低的电压值,第2状态时提供给第1被控制电路的电源电压比该第1状态时小。
半导体集成电路装置

[发明专利]非易失性存储器装置及其擦除方法-CN201811396629.7在审
发明人：李埈圭;徐圣鋎 -专利权人：三星电子株式会社
申请日： 2018-11-22 - 公布日： 2019-05-28 - 主分类号： G11C16/14 文献下载
摘要：一种非易失性存储器装置包括：衬底；位于所述衬底上的存储器单元阵列；控制逻辑电路，所述控制逻辑电路被配置为输出擦除使能信号，以用于控制相对于所述存储器单元阵列的擦除操作；衬底偏置电路，所述衬底偏置电路被配置为响应于所述擦除使能信号来在第一延迟时间期间将第一目标电压输出到所述衬底作为衬底偏置电压，并且在所述第一延迟时间之后，将所述衬底偏置电压输出到所述衬底，同时将所述衬底偏置电压的电平逐渐增加到具有比所述第一目标电压高的电平的擦除电压的电平；以及行解码器，所述行解码器被配置为在所述第一延迟时间期间基于所述控制逻辑电路的控制将接地电压施加到接地选择线
衬底偏置衬底控制逻辑电路擦除非易失性存储器装置延迟存储器单元阵列目标电压使能信号行解码器电路配置接地选择线输出擦除操作擦除电压电压输出接地电压逐渐增加施加响应

[发明专利]半导体器件-CN201911144021.X在审
发明人：薮内诚;田中信二 -专利权人：瑞萨电子株式会社
申请日： 2019-11-20 - 公布日： 2020-06-26 - 主分类号： G11C11/417 文献下载
摘要：该存储器电路包括衬底偏置生成电路，其向SOTB晶体管供应衬底偏置电压；以及定时信号生成电路，其生成用于存储器电路的读取操作或写入操作的定时信号。在第二模式下，衬底偏置生成电路不向SOTB晶体管供应衬底偏置电压。
半导体器件

[发明专利]一种面向配网状态监测的压控振荡器及其降噪增品方法-CN201910302853.3在审
发明人：邹宇;池小兵;谢振俊;陈恒龙 -专利权人：广西电网有限责任公司钦州供电局
申请日： 2019-04-16 - 公布日： 2019-07-30 - 主分类号： H03B7/06 文献下载
摘要：该压控振荡器基于一种新型的5.17GHz CMOS，采用提高电路品质因子的电容反馈技术，能够在不需要额外衬底偏置电压的前提下，在高频段降低电路的寄生效应，并且改善了电路的相位噪声，同时采用不需要衬底偏置电压的自衬底偏置技术降低了电路的功耗本发明采用电容反馈技术提高了电路的品质因子，进而降低了相位噪声；采用自衬底偏置技术降低了电路的工作电压，进而降低了电路的功率消耗。
电路衬底偏置压控振荡器配网状态监测电容反馈相位噪声降噪运行状态监测配电网电路品质工作电压功率消耗寄生效应品质因子高频段功耗

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条