“石桥孝一郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]无线传感器装置和无线传感器系统-CN201780062203.5有效
发明人： 石桥孝一郎 -专利权人：国立大学法人电气通信大学
申请日： 2017-10-06 - 公布日： 2021-03-23 - 主分类号： G08C15/00 文献下载
摘要：具备：电路部，其是直流电压源、电阻器以及蓄积电容器连接而成的；电压检测电路，其对由电路部得到的电压进行检测；以及无线发送电路，其根据电压检测电路所检测出的电压达到阈值电压，来无线发送预先设定的识别信号。而且，配置传感器元件，直流电压源的电压值、电阻器的电阻值、蓄积电容器的电容值以及用于电压检测电路进行检测的阈值中的至少任1个值与该传感器元件所检测出的物理量相关地发生变化，无线发送电路以与传感器元件所检测出的物理量相关的间隔来无线发送识别信号。在接收到识别信号的一侧，能够根据识别信号的接收间隔来判别物理量的值。
无线传感器装置系统

[发明专利]半导体集成电路-CN201210451048.5有效
发明人：小野内雅文;大津贺一雄;五十岚康人;森田贞幸;石桥孝一郎;柳泽一正 -专利权人：瑞萨电子株式会社
申请日： 2012-11-12 - 公布日： 2013-05-15 - 主分类号： G05F1/56 文献下载
摘要：本发明提供了一种半导体集成电路，该半导体集成电路包括：多个输出晶体管，每个输出晶体管根据施加到控制端的阻抗控制信号所指示的控制值，相对于负载电流的量值控制输出电压的量值；电压监控电路，其输出输出电压监控值，该输出电压监控值指示输出电压的电压值；以及控制电路，其根据指示输出电压的目标值的基准电压和输出电压监控值之间的误差值的量值来控制控制值的量值，并且基于控制值来控制是否使这些晶体管的任一个成为导通状态。根据预先通知负载电流变化的预告信号，在预定时段内，控制电路相对于误差值增大控制值的变化步长。
半导体集成电路

[发明专利]半导体集成电路器件-CN201010003815.7有效
发明人： 石桥孝一郎;山冈雅直;宿利章二;柳泽一正;西本顺一;青木正和 -专利权人：株式会社日立制作所
申请日： 2001-02-08 - 公布日： 2010-12-15 - 主分类号： G11C16/08 文献下载
摘要：本发明涉及具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
半导体集成电路器件

[发明专利]半导体装置-CN201010157113.4有效
发明人：新居浩二;大林茂树;牧野博之;石桥孝一郎;筱原寻史 -专利权人：株式会社瑞萨科技
申请日： 2006-05-23 - 公布日： 2010-10-06 - 主分类号： G11C11/413 文献下载
摘要：本发明提供一种半导体装置。按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。
半导体装置

[发明专利]半导体集成电路及其制造方法-CN200710186825.7无效
发明人：小松成亘;长田健一;山冈雅;石桥孝一郎 -专利权人：株式会社瑞萨科技
申请日： 2007-11-22 - 公布日： 2008-06-25 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种半导体集成电路及其制造方法。既能实现高制造成品率又能以小的开销补偿MOS晶体管的阈值电压的标准离差。半导体集成电路(Chip)，包含在有源模式期间处理输入信号In的CMOS电路(Core)、控制开关(Cnt_SW)、以及控制存储器(Cnt_MM)。控制开关(Cnt_SW)，分别向CMOS电路的PMOS(Qp1)的N阱(N_Well)和NMOS(Qn1)的P阱(P_Well)供给PMOS衬底偏压(Vbp)和NMOS衬底偏压(Vbn)。控制存储器(Cnt_MM)存储指示至少在上述有源模式期间是否从上述控制开关分别向上述CMOS电路的上述PMOS的上述N阱和上述NMOS的上述P阱供给上述PMOS衬底偏压和上述NMOS衬底偏压的控制信息(Cnt_Sg)。
半导体集成电路及其制造方法

[发明专利]半导体集成电路-CN200580049934.3无效
发明人：佐佐木敏夫;安义彦;森凉;石桥孝一郎;菅野雄介 -专利权人：株式会社瑞萨科技
申请日： 2005-04-21 - 公布日： 2008-05-21 - 主分类号： H01L21/822 文献下载
摘要：其目的在于谋求电源切断区的合理化。设置排列多个核心单元而构成的单元区域和与各上述单元区域相对应而配置的电源开关，分别以上述核心单元为单位形成多个电源切断区，在各上述电源切断区可通过与其对应的上述电源开关来切断电源。据此，能以上述核心单元为单位详细设定电源切断区，从而实现电源切断区的合理化。通过电源切断区的合理化来降低待机时的消耗电流。
半导体集成电路

[发明专利]半导体集成电路装置及其检查方法和制造方法-CN200410004963.5无效
发明人：水野弘之;石桥孝一郎;成田进 -专利权人：株式会社日立制作所
申请日： 1999-09-09 - 公布日： 2004-08-11 - 主分类号： H01L21/66 文献下载
摘要：一种半导体集成电路中，通过把衬底偏置控制装置102设置为第1状态，在MOS晶体管中流过大电流，把衬底偏置控制装置设定为第2状态，把上述大电流控制为较小的值，进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMOS晶体管的衬底偏置高的电压值，是对于NMOS晶体管的衬底偏置低的电压值，第2状态时提供给第1被控制电路的电源电压比该第1状态时小。
半导体集成电路装置及其检查方法制造

[发明专利]半导体装置和半导体存储装置-CN03123695.2无效
发明人：长田健一;樋口久幸;石桥孝一郎 -专利权人：株式会社日立制作所
申请日： 1997-08-05 - 公布日： 2004-07-28 - 主分类号： G11C11/413 文献下载
摘要：半导体存储装置，具备有：存储器阵列(BANK1)；连接于读出放大器(104)上的第1全程位线(RGBL)；连接到写入放大器(102)上的第2全程位线(WGBL)；和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全程位线(WGBL)上的选择电路(YSW1)。
半导体装置存储

[发明专利]具有体偏置电路的半导体集成电路器件-CN03149583.4有效
发明人： 石桥孝一郎;山下高广 -专利权人：株式会社半导体理工学研究中心
申请日： 2003-07-17 - 公布日： 2004-02-18 - 主分类号： H01L27/04 文献下载
摘要：一种半导体集成电路器件，具有MISFET(1；2)和体偏置电路(110，111至113∶3；4；151，161)。MISFET(1；2)具有第一导电类型(p+；n+)的源极(S)和漏极(D)以及栅极(G)，MISFET(1；2)形成在第二导电类型(n；p)的阱中(10；20)。体偏置电分路(110，111至113∶3；4；151，161)通过使规定的电流(Ibp；Ibn)以正向流入由阱(10；20)和MISFET的源极(S)形成的二极管(11；21)中，在阱(10；20)中产生电压(Vbp；Vbn)。
具有偏置电路半导体集成电路器件

[发明专利]存储装置,半导体装置-CN97116156.9无效
发明人：长田健一;樋口久幸;石桥孝一郎 -专利权人：株式会社日立制作所
申请日： 1997-08-05 - 公布日： 2003-10-29 - 主分类号： G11C11/413 文献下载
摘要：半导体存储装置，具备有：存储器阵列(BANK1)；连接于读出放大器(104)上的第1全程位线(RGBL)；连接到写入放大器(102)上的第2全程位线(WGBL)；和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全程位线(WGBL)上的选择电路(YSW1)。
存储装置半导体

[发明专利]低功率处理器-CN97199916.3无效
发明人：户冢米太郎;石桥孝一郎;水野弘之;西井修;内山邦男;志村隆则;关根麻子;胜木阳一;成田进 -专利权人：株式会社日立制作所
申请日： 1997-11-21 - 公布日： 2003-10-01 - 主分类号： G06F1/04 文献下载
摘要：本发明的处理器的特征是：在处理器芯片上边具备：执行程序指令串的处理器主电路；切换加在该衬底上的衬底偏置电压的衬底偏压装置；接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后的偏压稳定后，解除处理器主电路的备用，使之重新动作的动作模式控制部分。
功率处理器

[发明专利]低功率处理器-CN03107554.1无效
发明人：户冢米太郎;石桥孝一郎;水野弘之;西井修;内山邦男;志村隆则;关根麻子;胜木阳一;成田进 -专利权人：株式会社日立制作所
申请日： 1997-11-21 - 公布日： 2003-09-17 - 主分类号： G06F1/04 文献下载
摘要：本发明的具有包含晶体管的第1电路块和第2电路块，在上述第1电路块和上述第2电路块之间进行信号交换的半导体集成电路装置，其特征是：具有衬底偏压发生电路，用于把偏压加在形成该第1电路块的晶体管的半导体衬底上，具有输出固定电路，用于在上述衬底偏压发生电路使上述衬底偏压变化时，固定从上述第2电路块向上述第1电路块输入的信号的至少一部分的电平。
功率处理器

[发明专利]电路装置-CN02141983.3无效
发明人： 石桥孝一郎;山下高广;有马幸生 -专利权人：半导体理工学研究中心股份有限公司
申请日： 2002-07-31 - 公布日： 2003-07-09 - 主分类号： H01L27/00 文献下载
摘要：一种包括多个布线构成的总线，将输入的数据与基准信号同步向所述多个布线输出的多个驱动电路的电路装置，这样构成所述各驱动电路，使得输入信号的逻辑值从“0”向“1”转变时的输出信号的第1延迟时间与输入信号的逻辑值从“1”向“0”转变时的输出信号的第2延迟时间不同。
电路装置

[发明专利]半导体集成电路器件-CN01804803.X有效
发明人： 石桥孝一郎;山冈雅直;宿利章二;柳泽一正;西本顺一;青木正和 -专利权人：株式会社日立制作所
申请日： 2001-02-08 - 公布日： 2003-02-19 - 主分类号： G11C16/04 文献下载
摘要：关于具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
半导体集成电路器件

[发明专利]半导体集成电路-CN98812670.2无效
发明人：水野弘之;石桥孝一郎;志村隆则;服部俊洋 -专利权人：株式会社日立制作所
申请日： 1998-12-21 - 公布日： 2001-02-07 - 主分类号： H01L27/04 文献下载
摘要：为了提供在保持其高质量的同时,能够满足快速工作和低功耗特性的半导体IC装置,例如微处理器等,本发明的半导体IC装置构成为包括具有形成于半导体衬底上的各晶体管的主电路(LOG),用于控制将加于衬底上的电压的衬底偏置控制电路(VBC),所说主电路包括开关晶体管(MN1和MP1),用于控制将加于衬底上的电压,从衬底偏置控制电路输入的控制信号进入每个开关晶体管的栅,并且所说控制信号反回所说衬底偏置控制电路。
半导体集成电路

1
2
下一页»
尾页
共 19 条