“宣俊劦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]具有多层式存储节点的半导体器件及其制造方法-CN201210479122.4有效
发明人： 宣俊劦;李相晤;金寿永 -专利权人：爱思开海力士有限公司
申请日： 2012-11-22 - 公布日： 2017-09-22 - 主分类号： H01L21/8242 文献下载
摘要：本发明公开了一种具有多层式存储节点的半导体器件及其制造方法，所述方法包括以下步骤在衬底的第二区之上形成第一电介质结构以暴露出衬底的第一区；在包括第一电介质结构的整个表面之上形成阻挡层；在第一区中的阻挡层之上形成第二电介质结构；通过刻蚀第二电介质结构、阻挡层以及第一电介质结构而分别在第一区和第二区中形成第一开口部和第二开口部；形成填充在第一开口部中的第一导电图案和填充在第二开口部中的第二导电图案；形成保护层以覆盖第二区；以及去除第二电介质结构。
具有多层存储节点半导体器件及其制造方法

[发明专利]用于孔图案化的掩模图案和制造半导体器件的方法-CN201210482777.7有效
发明人： 宣俊劦;李圣权;李相晤 -专利权人：爱思开海力士有限公司
申请日： 2012-11-23 - 公布日： 2017-07-07 - 主分类号： H01L21/033 文献下载
摘要：本发明公开了一种制造半导体器件的方法，所述方法包括以下步骤在包括第一区和第二区的衬底之上形成刻蚀目标层；在刻蚀目标层之上形成硬掩模层；在硬掩模层之上形成第一刻蚀掩模，其中，所述第一刻蚀掩模包括多个线图案和形成在所述多个线图案之上的牺牲间隔件层；在第一刻蚀掩模之上形成第二刻蚀掩模，其中，所述第二刻蚀掩模包括网型图案和覆盖第二区的阻挡图案；去除牺牲间隔件层；通过利用第二刻蚀掩模和第一刻蚀掩模刻蚀硬掩模层，来形成具有多个孔的硬掩模层图案；以及通过利用硬掩模层图案刻蚀所述刻蚀目标层，在第一区中形成多个孔图案。
用于图案制造半导体器件方法

[发明专利]半导体器件及其制造方法-CN201210115771.6在审
发明人：李圣权;宣俊劦;金寿永;方钟植 -专利权人：海力士半导体有限公司
申请日： 2012-04-19 - 公布日： 2013-02-13 - 主分类号： H01L27/105 文献下载
摘要：本发明提供一种半导体器件及其制造方法，所述半导体器件可以在用于形成具有大的高宽比的开放区域的工艺期间防止衬底不暴露以及弓形轮廓的产生。所述半导体器件包括：第一材料层，所述第一材料层形成在衬底之上；开放区域，所述开放区域形成在所述第一材料层中，暴露出所述第一材料层；第二材料层，所述第二材料层是通过对所述第一材料层执行表面处理而在所述开放区域的侧壁上形成的；以及导电层，所述导电层形成在所述开放区域的内部。
半导体器件及其制造方法

[发明专利]形成半导体器件的接触孔的方法-CN201010604280.9无效
发明人：李圣权;卜喆圭;宣俊劦;李视英;方钟植 -专利权人：海力士半导体有限公司
申请日： 2010-12-24 - 公布日： 2012-01-11 - 主分类号： H01L21/768 文献下载
摘要：一种形成半导体器件的接触孔的方法，包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线图案；在硬掩模与第一线图案之上沿着与第一线图案相交叉的方向形成第二线图案；使用第一和第二线图案作为刻蚀阻挡层来刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。
形成半导体器件接触方法

[发明专利]在半导体器件中形成接触孔的方法-CN201010578450.0无效
发明人：李相晤;李圣权;宣俊劦;方钟植 -专利权人：海力士半导体有限公司
申请日： 2010-12-08 - 公布日： 2011-11-30 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种用于在半导体器件中形成接触孔的方法，包括以下步骤：在刻蚀目标层之上形成硬掩模层；通过经由初次刻蚀工艺刻蚀硬掩模层的一部分而在硬掩模层中形成第一线图案；通过经由二次刻蚀工艺刻蚀包括第一线图案的硬掩模层而形成与第一线图案相交叉的第二线图案；以及通过使用包括第一线图案和第二线图案的硬掩模层作为刻蚀阻挡层来对刻蚀目标层进行刻蚀。
半导体器件形成接触方法

[发明专利]形成半导体器件的图案的方法-CN200810130771.7无效
发明人：潘槿道;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2008-07-17 - 公布日： 2009-03-25 - 主分类号： H01L21/00 文献下载
摘要：本发明公开一种形成半导体器件的图案的方法，所述方法包括：在半导体基板上形成第一硬掩模膜及蚀刻阻挡膜；在所述蚀刻阻挡膜上形成牺牲图案；在所述牺牲图案的侧壁上形成间隔物；移除所述牺牲图案；使用所述间隔物作为蚀刻掩模来蚀刻所述蚀刻阻挡膜及所述硬掩模膜，以形成蚀刻阻挡图案及硬掩模图案；以及移除所述间隔物及所述蚀刻阻挡图案，从而提高所述器件的良率及可靠性。
形成半导体器件图案方法

[发明专利]在半导体器件中形成细微图案的方法-CN200710306330.3无效
发明人：金原圭;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2007-12-28 - 公布日： 2008-12-31 - 主分类号： H01L21/00 文献下载
摘要：一种在半导体器件中形成细微图案的方法，包括：在蚀刻目标层上方形成蚀刻停止层和牺牲层；在牺牲层上方形成光刻胶图案；通过使用光刻胶图案作为蚀刻阻挡物蚀刻牺牲层以形成牺牲图案；在牺牲图案的两侧壁上形成间隔物；移除牺牲图案；以及通过使用间隔物作为蚀刻阻挡物来蚀刻蚀刻停止层和蚀刻目标层。
半导体器件形成细微图案方法

[发明专利]半导体器件以及在半导体器件中形成图案的方法-CN200710111468.8无效
发明人：潘槿道;卜喆圭;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2007-06-25 - 公布日： 2008-07-02 - 主分类号： H01L21/308 文献下载
摘要：本发明公开一种形成半导体器件的精细图案的方法，包括：在半导体基板上形成第一硬掩模层；在所述第一硬掩模层上形成第二硬掩模层图案；在所述第二硬掩模层图案的侧壁上形成间隙壁；利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层，以形成第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜；选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案，以形成第三硬掩模层图案；移除所述第一绝缘膜和所述间隙壁；以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。
半导体器件以及形成图案方法

[发明专利]在半导体器件中制造存储节点接触的方法-CN200710135744.4无效
发明人： 宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2007-08-10 - 公布日： 2008-04-02 - 主分类号： H01L21/768 文献下载
摘要：一种在半导体器件中形成存储节点接触的方法，包括：在包括着陆塞的衬底上形成第一绝缘层；在该第一绝缘层上形成位线，每个位线包括位线钨层及位线硬掩模；在第一绝缘层上形成第二绝缘层；蚀刻第二绝缘层的一部分以形成第一开口区；扩大第一开口区的宽度；蚀刻残留的第二绝缘层以及第一绝缘层以形成暴露着陆塞的表面的第二开口区；在包括第一及第二开口区的存储节点接触孔的侧壁上形成隔离物，该隔离物包括基于氧化物的层及基于氮化物的层；及使用导电材料填充该存储节点接触孔以形成存储节点接触。
半导体器件制造存储节点接触方法

[发明专利]在半导体装置中形成电容器之存储节点的方法-CN200510117259.5有效
发明人： 宣俊劦;李圣权;赵诚允 -专利权人：海力士半导体有限公司
申请日： 2005-10-31 - 公布日： 2006-06-28 - 主分类号： H01L27/108 文献下载
摘要：提供了一种用于在半导体装置中形成电容器之存储节点的方法。此方法包括下述步骤：在半完成之基板上形成层间绝缘层；蚀刻所述层间绝缘层以形成多个第一接触孔；在第一接触孔之侧壁上形成第一绝缘层；形成填充到第一接触孔内之多个存储节点接触塞；在所述存储节点接触塞上以与第一绝缘层不同之蚀刻率形成第二绝缘层；在第二绝缘层上形成第三绝缘层；顺序地蚀刻第三绝缘层及第二绝缘层以形成暴露所述存储节点接触塞之多个第二接触孔；及在每个第二接触孔上形成所述存储节点。
半导体装置形成电容器存储节点方法

[发明专利]利用钨作为牺牲硬掩膜制造半导体器件的方法-CN200510073045.2有效
发明人：金光玉;曹允硕;文承灿;郑镇基;李圣权;宣俊劦;李东德;金镇雄;尹奎汉 -专利权人：海力士半导体有限公司
申请日： 2005-05-30 - 公布日： 2006-04-19 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及一种使用钨作为牺牲硬掩膜材料来制造半导体器件的方法。该方法包括以下步骤：在蚀刻目标层上形成一个层；在该层上形成光刻胶图案；通过使用该光刻胶图案为蚀刻掩膜连同使用含有CHF₃气体的等离子体来蚀刻该层以形成牺牲硬掩膜；以及通过使用至少该牺牲硬掩膜作为蚀刻掩膜来蚀刻该蚀刻目标层，由此获得预定图案。
利用作为牺牲硬掩膜制造半导体器件方法

[发明专利]具有沟槽形式的装置隔离层的半导体装置的制造方法-CN200410050038.6无效
发明人：郑台愚;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2004-06-29 - 公布日： 2005-02-09 - 主分类号： H01L21/76 文献下载
摘要：本发明涉及一种制造具有沟槽形式的装置隔离层的半导体装置的方法，其能够控制沟槽顶角的圆滑角度及除去在蚀刻该沟槽后所形成的受损层。特别地，通过使用至少包括溴化氢和氯气的气体而使该沟槽顶角具有约30°至约60°的角度。然后，进行一种各向同性的蚀刻技术作为光蚀刻处理来使该顶角具有约50°至约80°的角度。最后，进行一种干氧化技术来形成屏蔽氧化物层与栅极氧化物层，在形成栅电极之前使凹沟最小化。
具有沟槽形式装置隔离半导体制造方法

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top