“硬击穿”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果120672个，建议您升级VIP下载更多相关专利

[发明专利]OTP单元和存储器-CN202011401609.1在审
发明人：何世坤;周伟华;熊保玉 -专利权人：浙江驰拓科技有限公司
申请日： 2020-12-03 - 公布日： 2022-06-10 - 主分类号： G11C17/10 文献下载
摘要：本申请提供了一种OTP单元和存储器，该OTP单元包括硬击穿组件、数据读取单元和开关单元，其中，硬击穿组件包括至少两个硬击穿器件，硬击穿组件在短路状态时的输出电压与硬击穿组件在非短路状态时的输出电压不同，短路状态为所有的硬击穿器件均短路的状态，非短路状态为除短路状态外的其他状态，硬击穿器件为具有硬击穿特性的器件；数据读取单元与硬击穿组件电连接，数据读取单元用于将硬击穿组件的输出电压转换为数字信号并输出；开关单元包括至少两个开关器件，开关单元与硬击穿组件和数据读取单元分别电连接，开关器件的数量与硬击穿器件的数量相同且一一对应电连接。
otp 单元存储器

[发明专利]沟槽式MOS器件的工艺监控方法及装置-CN201110029707.1有效
发明人：刘宪周 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-01-27 - 公布日： 2011-08-17 - 主分类号： H01L21/66 文献下载
摘要：一种沟槽式MOS器件的工艺监控方法及装置，所述方法包括：确定本批次沟槽式MOS器件的软击穿点和硬击穿点的栅极电压和/或栅极漏电流；对本批次待监控的沟槽式MOS器件的栅极施加检测电压并检测其栅极漏电流，所述检测电压的电压值介于所述软击穿点和硬击穿点的栅极电压之间，或对各沟槽式MOS器件的栅极施加检测电流并检测其栅极电压，所述检测电流的电流值介于所述软击穿点和硬击穿点的栅极漏电流之间。
沟槽 mos 器件工艺监控方法装置

[发明专利]一种测试结构和测试方法-CN202110298404.3在审
发明人：杨盛玮 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-19 - 公布日： 2021-07-09 - 主分类号： H01L21/66 文献下载
摘要：本申请实施例公开了一种测试结构和测试方法，所述测试结构包括：源测量单元和测试单元；其中，所述源测量单元包括电压产生单元和电流检测单元；所述电压产生单元用于向所述测试单元施加测试电压，所述电流检测单元用于测量所述测试单元的击穿电流；测量到所述击穿电流时，停止施加测试电压；未测量到所述击穿电流时，继续施加测试电压，以引起多次电介质软击穿；其中，所述测试电压小于电介质硬击穿电压。
一种测试结构方法

[发明专利]改善沟槽型IGBT 栅极击穿能力的制备方法-CN201210249970.6无效
发明人：迟延庆 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-07-19 - 公布日： 2014-02-12 - 主分类号： H01L21/308 文献下载
摘要：本发明公开了一种改善沟槽型IGBT栅极击穿能力的制备方法，包括步骤：1）在N型硅片上淀积二氧化硅作为硬掩膜后，通过光罩定义出深沟槽的图案，刻蚀，将硬掩膜打开；2）将硬掩膜打开的区域进行湿法各向异性刻蚀；3）采用干法刻蚀，形成深沟槽；4）湿法刻蚀去除剩余的硬掩膜；5）在深沟槽内，依次沉积氧化硅和掺杂多晶硅作为栅极，然后通过光刻和刻蚀工艺形成栅极；6）在N型硅片上，形成P型区和N型区后，通过连接形成发射极本发明能避免栅极加电压时电场集中，优化器件的栅极击穿能力，同时维持器件的其它电性能不变。
改善沟槽 igbt 栅极击穿能力制备方法

[发明专利]一种提高沟槽型VDMOS栅氧层击穿电压的方法-CN201410017931.2有效
发明人：赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-01-15 - 公布日： 2017-11-14 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种提高沟槽型VDMOS栅氧层击穿电压的方法，包括如下步骤在具有外延层的衬底上形成初始氧化层；光刻、刻蚀，在初始氧化层上形成有源区窗口；注入离子，在有源区窗口下方的外延层上形成有源区；对光刻胶层下方的初始氧化层依次进行湿法刻蚀和干法刻蚀，形成环区窗口和栅极窗口；注入离子，在环区窗口下方的外延层上形成环区；除去所述光刻胶层，在外延层上形成牺牲氧化层；除去牺牲氧化层，在外延层上形成硬掩膜层；刻蚀硬掩膜层，形成沟槽；除去硬掩膜层，并在栅极窗口下方外延层的沟槽上形成栅氧层；在栅氧层上淀积多晶硅；通过在所述多晶硅和衬底两端施加电压，测定栅氧层的击穿电压。该方法能够提高栅氧层的质量和击穿电压。
一种提高沟槽 vdmos 栅氧层击穿电压方法

[发明专利]一种太阳能电池反向击穿三个阶段的性能测试方法-CN201711338379.7有效
发明人：陈华;何亮;胡林娜;郭丹丹;秦宇;刘佳豪;赵攀;张士红 -专利权人：西安电子科技大学
申请日： 2017-12-14 - 公布日： 2019-09-03 - 主分类号： H02S50/10 文献下载
摘要：本发明涉及一种太阳能电池反向击穿三个阶段的性能测试方法，其步骤如下：1)测试反偏下I‑V特性曲线，确定电流激增点所对应的电压值V₀₁；2)接下来测试反偏C‑V特性曲线，确定电容转折点所对应的电压值3)取V₀₁及V₀₂的算术平均值V₀，作为划分反偏电压噪声测试步长的参考值；4)根据Sv‑V曲线及反向IV、CV特性，判断电池发生反向击穿的早期击穿段、软击穿段和硬击穿段。该方法能够快速准确测试电池发生反向击穿电压值，同时，结合反偏电压噪声功率谱密度测试，明显区分出电池反向击穿的三个阶段。
一种太阳能电池反向击穿三个阶段性能测试方法

[发明专利]利用超薄介质击穿现象的半导体存储器单元和存储器阵列-CN01129151.6有效
发明人：彭泽忠 -专利权人：彭泽忠
申请日： 2001-12-06 - 公布日： 2002-05-29 - 主分类号： H01L27/115 文献下载
摘要：一种利用超薄介质击穿现象的半导体存储器单元和存储器阵列,采用了一种具有在一层超薄介质(比如栅氧化层)周围制作的一种数据存储元件来存储信息。其方法是通过给超薄介质加应力使其击穿(软击穿或硬击穿)以建立起存储器单元的漏泄电流电平。存储器单元通过检测该单元吸收的电流进行读出。合适的超薄介质是约为50埃厚或者小于50埃厚的高质量栅氧化层。
利用超薄介质击穿现象半导体存储器单元阵列

[实用新型]一种用于孔内深层强夯中穿透块石和硬层的装置-CN202123053423.4有效
发明人：杨印旺;刘克祥;李学东;李继兵;任冬林;李东晨;王娟;张松柏;张和平;李泽光 -专利权人：山西机械化建设集团有限公司
申请日： 2021-12-07 - 公布日： 2022-04-26 - 主分类号： E02D7/06 文献下载
摘要：本实用新型属于孔内深层强夯技术领域，解决了现有枣核形夯锤在遇到大粒径块石或煤矸石硬层时，冲击成孔困难，且长时间的冲击易造成孔壁塌陷，使得冲击下沉成孔无法实现的问题。提供了一种用于孔内深层强夯中穿透块石和硬层的装置，包括夯锤和用于约束夯锤使其垂直击落的护筒，夯锤包括同轴固定的锥形锤尖和柱形锤身，柱形锤身和护筒的尾部均固定有用于与夯吊设备连接的吊点，夯锤可穿过护筒的内腔对块石和硬层进行击穿该装置通过锥形的夯锤替代枣核形夯锤，增加夯锤的穿透能力，并通过护筒对夯锤进行约束，使其保持垂直击落，护筒可防止冲击过程中孔壁坍塌造成冲击困难，以达到大粒径块石和硬层的击穿目的。
一种用于深层强夯中穿透装置

[发明专利]一种具有雪崩耐量的GaN器件及制作方法-CN202211047053.X有效
发明人：李茂林;施雯;银发友 -专利权人：杭州云镓半导体科技有限公司
申请日： 2022-08-30 - 公布日： 2023-06-16 - 主分类号： H01L29/778 文献下载
摘要：提供了一种具有雪崩耐量的GaN器件及制作方法，通过在漏极的外侧形成一个P‑GaN帽层，从而在GaN器件内部集成一个p‑i‑n结，当器件关断，感性负载使漏极电压升高，漏‑源极上的高压超过p‑i‑n结的击穿电压时，p‑i‑n结就会在主器件被击穿前，优先发生雪崩击穿，继而快速泄放高压能量。漏极上的高压能量通过雪崩击穿泄放后，漏极电压降低，重新回到正常的关态电压。高压能量在主器件被击穿前就在p‑i‑n结回路泄放完毕，避免了主器件发生不可恢复的硬击穿所导致的主器件损坏。并且由于p‑i‑n结的雪崩击穿是可恢复的且非破坏性的，所以p‑i‑n结对主器件的保护作用是可重复的。p‑i‑n结可优先发生雪崩击穿，也避免了GaN器件提供更高的电压裕量，降低了生产成本。
一种具有雪崩 gan 器件制作方法

[发明专利]具有增强的击穿电压的III-N晶体管-CN201480076340.0有效
发明人： H·W·田;B·舒-金;S·达斯古普塔;R·周;S·H·宋;R·皮拉里塞泰;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2014-03-26 - 公布日： 2019-10-18 - 主分类号： H01L29/78 文献下载
摘要：讨论了与具有增强的击穿电压的III‑N晶体管有关的技术、包含这样的晶体管的系统以及用于形成它们的方法。这样的晶体管包括处于衬底之上的具有开口的硬掩模、源极、漏极以及处于源极与漏极之间的沟道，并且源极或漏极的一部分设置在硬掩模的开口之上。
具有增强击穿电压 iii 晶体管

[发明专利]利用击穿电压的半导体存储单元薄氧化层的测试方法-CN200310110823.1有效
发明人：彭泽忠 -专利权人：彭泽忠
申请日： 2003-10-30 - 公布日： 2004-10-27 - 主分类号： G11C29/00 文献下载
摘要：本发明披露了一种利用击穿电压的半导体存储单元薄氧化层的测试方法，涉及一种测试存储器单元的方法。该存储器单元含有数据存取单元，该数据存取单元构建于超薄绝缘体介质(例如栅氧化层)的周围。在超薄绝缘介质上施加应力而使其击穿(软击穿或硬击穿)，调整存储单元的漏电流水平，从而存储信息。为了保证数据存储区下的栅氧化层能够达到编程的质量要求，对存储阵列中的存储单元进行测试。
利用击穿电压半导体存储单元氧化测试方法

[发明专利]一种半导体器件及其制作方法-CN201310326645.X有效
发明人：刘金华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-07-30 - 公布日： 2017-09-01 - 主分类号： H01L27/11 文献下载
摘要：本发明公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层；图案化所述第一硬掩膜层和所述第二硬掩膜层，以形成开口；在所述开口中形成外延层；去除所述第二硬掩膜层，在露出的所述外延层的顶部和侧面上形成栅极介电层；在图案化的所述第一硬掩膜层和所述栅极介电层上形成栅极材料层；图案化所述栅极材料层和所述第一硬掩膜层，以形成环绕所述外延层的栅极。同时，获得性能较高的半导体器件和横向扩散金属氧化物半导体器件（LDMOS）的高击穿电压。
一种半导体器件及其制作方法

[发明专利]横向双扩散晶体管的制造方法-CN201911378641.X有效
发明人：韩广涛;陆阳 -专利权人：杰华特微电子股份有限公司
申请日： 2019-12-27 - 公布日： 2022-08-23 - 主分类号： H01L29/78 文献下载
摘要：公开一种横向双扩散晶体管的制造方法，包括：在衬底表面依次沉积衬垫氧化层和第一硬掩模，衬底形成有彼此隔开的P型阱区和N型阱区；经由第一硬掩模的开口，在衬底中形成N型漂移区，N型漂移区与P型阱区隔开且与N型阱区邻接；在第一硬掩模和衬垫氧化层的表面上沉积第二硬掩模；以及经由第二硬掩模的开口，在N型漂移区上方形成场氧化层。该制造方法通过刻蚀第一硬掩模形成开口，经由开口形成漂移区，节省了掩模，并在第一硬掩模上方沉积第二硬掩模，以使得漂移区上方的氮化物层的厚度小于其他区域的氮化物层的厚度，鸟嘴的长度增加，以降低鸟嘴区域下方的硅衬底的电场，在节省工艺成本的同时有效提升晶体管的击穿电压。
横向扩散晶体管制造方法

[发明专利]具有利用超薄介质击穿现象的存储器的微控制器-CN03135903.5无效
发明人：彭泽忠;巫向东;毛军华;雷鸣;帅谊鹏 -专利权人：绵阳凯路微电子有限公司
申请日： 2003-09-25 - 公布日： 2004-09-08 - 主分类号： G06F9/22 文献下载
摘要：本发明披露了一种具有利用超薄介质击穿现象的存储器的微控制器，系一种具有改进的不挥发性存储器的微控制器。微控制器可包括一个处理器和存储器。存储器由大量的存储器单元构成。栅氧化层用于存储信息，其方法是通过给超薄介质加应力使其击穿(软击穿或硬击穿)建立起存储器单元的漏泄电流电平。存储器单元通过感测单元的吸收电流进行读出。
具有利用超薄介质击穿现象存储器控制器

[发明专利]一种半导体器件及其制造方法、电子装置-CN201410527705.9在审
发明人：李绍彬;朱先宇;陈超 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-09 - 公布日： 2016-05-11 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在其上形成有多个栅极结构，栅极结构包括位于最上层的栅极硬遮蔽层；在半导体衬底上依次沉积自对准接触阻挡层和层间介电层，覆盖栅极结构；去除位于栅极结构之间的层间介电层和自对准接触阻挡层，形成用于填充构成自对准接触的材料的开口；在半导体衬底上沉积另一栅极硬掩蔽层，以提升位于栅极结构的最上层的栅极硬掩蔽层的厚度；去除另一栅极硬掩蔽层位于栅极结构之间的半导体衬底上的部分根据本发明，形成自对准接触的同时，提高位于栅极结构的最上层的栅极硬掩蔽层的厚度，避免自对准接触与栅极结构之间的击穿电压的降低，提升存储器件的性能。
一种半导体器件及其制造方法电子装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条