“电路设计专利”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果8113097个，建议您升级VIP下载更多相关专利

[发明专利]一种基于多任务建模贝叶斯优化的模拟电路优化算法-CN202110517487.0在审
发明人：曾璇;杨帆;严昌浩;黄将历 -专利权人：复旦大学
申请日： 2021-05-12 - 公布日： 2022-11-15 - 主分类号： G06F30/373 文献下载
摘要：本发明属集成电路设计技术领域，涉及集成电路设计中的模拟电路参数设计自动优化方法，具体涉及一种基于多任务高斯过程模型(Multi‑task Gaussian Process)，使用多任务建模贝叶斯优化(BayesianOptimization)算法的模拟电路优化方法，该方法能选择更合适的电路参数使模拟电路获得更好的性能，同时显著减少优化过程中电路仿真的次数。
一种基于任务建模贝叶斯优化模拟电路算法

[发明专利]跨集成电路芯片的随机区域实施掩模综合一致性-CN202080051730.8在审
发明人： T·C·塞西尔;K·胡克 -专利权人：美商新思科技有限公司
申请日： 2020-07-16 - 公布日： 2022-03-01 - 主分类号： G06F30/39 文献下载
摘要：系统生成针对电路设计的掩模，同时跨掩模的随机区域实施对称性和一致性。系统构建将电路图案映射到掩模图案的掩模解决方案数据库。系统使用掩模解决方案数据库来利用掩模图案替换电路设计的电路图案。系统标识电路设计的电路图案中的性质，并且在对应掩模图案中实施相同的性质。实施的性质的示例包括电路图案内的对称性和跨电路图案的相似性。系统将电路的不同区域中的掩模图案组合，并且解决在一个区域内存在多个掩模时出现的冲突。
集成电路芯片随机区域实施综合一致性

[发明专利]电子设计自动化（EDA）应用中光学邻近修正（OPC）过程的重复电路区段识别和处理-CN202210307316.X在审
发明人： J·W·帕克;S·A·金 -专利权人：西门子工业软件有限公司
申请日： 2022-03-25 - 公布日： 2022-09-30 - 主分类号： G06F30/33 文献下载
摘要：一种计算系统可以包括电路设计访问引擎，其被配置以访问电路设计。该计算系统还可以包括重复区段处理引擎，其被配置为将电路设计划分成多个电路区段，并且基于重复准则从多个电路区段中确定相同区段集合。相同区段集合中的电路区段可以相对于彼此满足重复准则。重复区段处理引擎还可以被配置为对相同区段集合中的所选电路区段执行OPC处理操作，并且对相同区段集合中的其他电路区段应用所执行的OPC处理操作的OPC结果，而取代或无需对相同区段集合中的其他电路区段执行OPC
电子设计自动化 eda 应用光学邻近修正 opc 过程重复电路区段识别处理

[发明专利]存在时钟动态重编程时仿真时间线的压缩方法-CN201880041119.X在审
发明人：亚历山大·拉比诺维奇;塞德里克·杰·阿尔基耶 -专利权人：美商新思科技有限公司
申请日： 2018-05-17 - 公布日： 2020-02-11 - 主分类号： G06F30/331 文献下载
摘要：该专利的独立权利要求表示实施例的简要描述。硬件仿真系统被配置为：定义与电路设计中使用的多个设计时钟中的每一个相关联的可变延迟，根据多个可变延迟来计算压缩值，检测一个或多个可变延迟中的变化，和，响应于检测到的变化而重新计算时间压缩值。硬件仿真系统还被配置为使用设置在硬件仿真系统中的可编程电路来重新计算时间压缩，而无需停止硬件仿真系统。这样的电路可以设置在硬件仿真系统中布置的单个可编程设备中或在硬件仿真系统中布置的多个可编程设备中。
硬件仿真系统可变延迟可编程设备时间压缩重新计算可编程电路电路设计多个设计检测配置电路关联压缩响应

[发明专利]一种直流电机PMW调速系统-CN201610700142.8在审
发明人：葛丽;胡玉芳;王帅 -专利权人：葛丽
申请日： 2016-08-23 - 公布日： 2018-03-06 - 主分类号： H02P7/28 文献下载
摘要：本发明专利涉及一种直流电机PMW调速系统，本发明设计了一种基于STC89C52单片机控制的PMW直流电机脉宽调速系统，本发明以STC89C52单片机为控制核心，以直流电机为控制对象，电机的转速可通过按键进行调整本发明解决以往复杂的模拟电路设计问题，增加对直流电机速度的可控性，提高调速系统的精度，且成本低廉，具有很好的使用价值。
一种直流电机 pmw 调速系统

[发明专利]电流供给电路、多相驱动电路、电流供给电路设计方法-CN200480037158.0有效
发明人：前田敏行;巴正信 -专利权人：大金工业株式会社
申请日： 2004-12-15 - 公布日： 2007-01-10 - 主分类号： H02M7/48 文献下载
摘要：降低包括具有开关元件的逆变器的电流供给电路的损耗。包括续流二极管的IGBT元件的动态损耗与导通损耗和开关频率之积成比例，静态损耗与流向IGBT元件的电流和其集电极/发射极之间的饱和电压之积成比例。
电流供给电路多相驱动电路设计方法

[发明专利]印刷电路板设计装置-CN201510640135.9在审
发明人：宣锺仁 -专利权人： LS产电株式会社
申请日： 2015-09-30 - 公布日： 2016-08-31 - 主分类号： H05K3/00 文献下载
摘要：提供了一种用于设计电子装置的PCB的印刷电路板(PCB)设计装置。所述PCB设计装置包括：通信单元，其发送和接收电路设计信息；用户输入单元，其基于电路设计信息来接收对于PCB图形或包括在电子装置中的部件的布置的用户输入；以及控制器，其基于用户输入来仿真电磁干扰(EMI
印刷电路板设计装置

[发明专利]一种便于课堂授课中对集成电路设计进行展示的装置-CN202011116137.5在审
发明人：何德明 -专利权人：广州单凌舫科技有限公司
申请日： 2020-10-19 - 公布日： 2021-01-15 - 主分类号： G09B23/18 文献下载
摘要：本发明涉及集成电路设计的技术领域，且公开了一种便于课堂授课中对集成电路设计进行展示的装置，包括外壳一，所述外壳一的外部固定连接有电机，电机的外部固定连接有螺纹杆，螺纹杆的外部活动连接有升降支架；通过本装置所有结构之间的相互作用下，可以使得老师在教学的过程中，可以将集成电路的设计放置于支撑板上，且支撑板上有两个放置区，这样就可以将两个集成电路的设计做对比，从而就能够避免教师用双手托着集成电路设计进行展示，这样就会解放教师们的双手，进而就能够使得教师的教学更加具体，且可以使得教学的效果较好，并且这样也能够避免老师们一直举着集成电路设计以及教师手心出汗而造成健康安全问题。
一种便于课堂授课集成电路设计进行展示装置

[发明专利]通过结构分析标识安全相关端口与其安全机制的关联-CN202210583364.1在审
发明人： S·乔纳德;A·乔汉;C·库马尔;G·戈亚尔 -专利权人：美商新思科技有限公司
申请日： 2022-05-25 - 公布日： 2022-11-29 - 主分类号： G06F30/3308 文献下载
摘要：公开一种验证电路设计中的安全性的方法，部分地包括：接收表示电路设计的数据；标识电路设计内的第一安全机制，其中安全机制由第一模块表示并且具有定义第一诊断点的输出端口；标识电路设计内的第二模块的多个端口；确定第二模块的至少一个端口是否与安全考虑相关联
通过结构分析标识安全相关端口与其机制关联

[发明专利]根据电路设计图形设置扫描阈值的方法-CN201711220974.0有效
发明人：陈超;郭贤权;许向辉;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2017-11-29 - 公布日： 2020-06-30 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种根据电路设计图形设置扫描阈值的方法，在光学检测机台内增加一个包含有电路设计图形数据库的处理模块，该模块通过对比扫描部分所得到的数字灰阶图像和电路设计图形数据库中所提取该数字灰阶图像所在坐标尺寸的电路设计图形
根据电路设计图形设置扫描阈值方法

[发明专利]用以提升集成电路设计的时序性能的方法及数据处理系统-CN201710482037.6有效
发明人：耿保林;林哲民;李翊;李冰 -专利权人：格兰菲智能科技有限公司
申请日： 2017-06-22 - 公布日： 2022-02-25 - 主分类号： G06F30/3315 文献下载
摘要：一种用以提升集成电路设计的时序性能的方法及数据处理系统，该用以提升一集成电路设计的时序性能的方法包括：设定关于时序性能的多个既定参数及其对应参考指标；取得关于集成电路设计的一时序分析报告，其中集成电路设计包括多个路径且时序分析报告包括每一路径的一时序信息
用以提升集成电路设计时序性能方法数据处理系统

[发明专利]芯片产品的良率预测方法、存储介质及终端-CN202011330990.7有效
发明人：请求不公布姓名 -专利权人：全芯智造技术有限公司
申请日： 2020-11-24 - 公布日： 2023-04-07 - 主分类号： G06Q10/04 文献下载
摘要：一种芯片产品的良率预测方法、存储介质及终端，所述方法包括：确定待预测芯片产品采用的目标IP核和/或目标新电路设计模块，其中，所述目标新电路设计模块在每颗待预测芯片产品上占据预设的面积的比例；根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重，和/或，根据所述目标新电路设计模块的面积占所述待预测芯片产品的面积的比例，确定所述目标新电路设计模块对所述待预测芯片产品的良率的第二影响权重
芯片产品预测方法存储介质终端

[发明专利]用于高输入到输出电压转换的DC-DC变换器电路-CN201180017205.5有效
发明人：彼得·瓦尔德玛·莱恩 -专利权人：彼得·瓦尔德玛·莱恩
申请日： 2011-02-18 - 公布日： 2013-01-02 - 主分类号： H02M3/24 文献下载
摘要：本发明提供串联DC-DC变换器电路设计，以及基于这样的电路设计的DC-DC变换器，这些电路设计和DC-DC变换器提供高输入到输出电压转换。根据电路设计的一种用于高电压升压比的谐振DC-DC变换器包括：(a)低电压DC-AC变换器；(b)谐振回路；(c)高电压AC-DC变换器；以及(d)(i)不使用变压器的在输入和输出上的共用接地和/或(ii
用于输入输出电压转换 dc 变换器电路

[发明专利]电路的测试方法、装置、设备及存储介质-CN202210025329.8在审
发明人：古城 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-11 - 公布日： 2022-04-15 - 主分类号： G01R31/28 文献下载
摘要：本公开提供一种电路的测试方法、装置、设备及存储介质。所述电路的测试方法包括：确定待测电路中预设电路模块以及预设电路模块中的预设节点；按照预设输入规则，向待测电路的输入端输入测试信号，获取预设电路模块中预设节点的信号；根据所获取的预设节点的信号，确定预设电路模块的状态本公开示例性的实施例提供的电路的测试方法以预设电路模块作为测试对象，基于其预设节点的信号确定该预设电路模块的状态，可以基于电路对应的功能模块进行测试，无论是在电路设计的初期，中后期都可以对电路进行测试，而不局限于电路设计完成后的测试，以能及时发现电路设计中的缺陷，冲突。
电路测试方法装置设备存储介质

[发明专利]一种格雷码编码的并行设计电路-CN201110052367.4无效
发明人：左耀华 -专利权人：上海华虹集成电路有限责任公司
申请日： 2011-03-04 - 公布日： 2012-09-05 - 主分类号： H03M13/15 文献下载
摘要：本发明提供一种格雷码编码的并行设计电路，采用多个异或运算单元组合实现电路设计模式，多个异或运算单元同时进行异或运算并产生运算结果。整个设计电路由各组合电路构成，并行传输的数据能够同时完成运算并输出结果。通过本发明提供的电路解决方案，能够有效降低格雷码编码的并行电路设计芯片的面积，同时有效降低芯片功耗，满足应用需求。
一种格雷码编码并行设计电路

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top