“电路图案数据”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4994573个，建议您升级VIP下载更多相关专利

[发明专利]印刷电路板的制造方法-CN200710110749.1无效
发明人：李春根;洪明镐;罗承铉 -专利权人：三星电机株式会社
申请日： 2007-06-06 - 公布日： 2008-01-23 - 主分类号： H05K3/12 文献下载
摘要：本发明披露了一种印刷电路板的制造方法。PCB的制造方法包括：提供印刻压模，具有使用电路图案数据形成的对应于该电路图案数据的正片图案；通过将印刻压模按压在绝缘层上形成与正片图案相对应的负片图案；以及根据电路图案以喷墨方法将导电墨水印刷在形成电路图案该方法可以在通过印刻方法处理后的凹槽中注入导电墨水，从而能过形成任意厚度的电路图案，并且含有金属的导电墨水其过程中能够防止墨水的扩散和图案形状的变形。同时，喷墨印刷过程中可以再次使用印刻压模制造过程中所使用过的电路图案CAD数据。
印刷电路板制造方法

[发明专利]跨集成电路芯片的随机区域实施掩模综合一致性-CN202080051730.8在审
发明人： T·C·塞西尔;K·胡克 -专利权人：美商新思科技有限公司
申请日： 2020-07-16 - 公布日： 2022-03-01 - 主分类号： G06F30/39 文献下载
摘要：系统生成针对电路设计的掩模，同时跨掩模的随机区域实施对称性和一致性。系统构建将电路图案映射到掩模图案的掩模解决方案数据库。系统使用掩模解决方案数据库来利用掩模图案替换电路设计的电路图案。系统标识电路设计的电路图案中的性质，并且在对应掩模图案中实施相同的性质。实施的性质的示例包括电路图案内的对称性和跨电路图案的相似性。系统将电路的不同区域中的掩模图案组合，并且解决在一个区域内存在多个掩模时出现的冲突。
集成电路芯片随机区域实施综合一致性

[发明专利]电路图案形成片、电路图案制造装置、电路图案制造方法及电路图案制造程序-CN202110690656.0在审
发明人：大嶋英司;日下部富男 -专利权人：康达智株式会社
申请日： 2016-06-01 - 公布日： 2021-12-10 - 主分类号： H05K3/02 文献下载
摘要：通过在不使用其上形成有电路图案的光掩模的情况下使板上的电路图案曝光来快速产生或改变电路图案。提供了一种电路图案制造装置，该电路图案制造装置包括：形成单元，该形成单元通过用光束照射包括绝缘片基材层和混合物层的电路图案形成片来形成电路图案，其中混合物层由包含导电材料和光固化树脂的混合物制成。
电路图案形成制造装置方法程序

[发明专利]电路图案形成片、电路图案制造装置、电路图案制造方法及电路图案制造程序-CN201680024594.7有效
发明人：大嶋英司;日下部富男 -专利权人：康达智株式会社
申请日： 2016-06-01 - 公布日： 2021-07-09 - 主分类号： H05K3/02 文献下载
摘要：通过在不使用其上形成有电路图案的光掩模的情况下使板上的电路图案曝光来快速产生或改变电路图案。提供了一种电路图案制造装置，该电路图案制造装置包括：形成单元，该形成单元通过用光束照射包括绝缘片基材层和混合物层的电路图案形成片来形成电路图案，其中混合物层由包含导电材料和光固化树脂的混合物制成。
电路图案形成制造装置方法程序

[发明专利]用于执行与管芯的图案对准的方法和装置-CN201180015182.4有效
发明人： M·沃尔斯顿;P-E·古斯塔夫森 -专利权人：密克罗尼克麦达塔公司
申请日： 2011-02-25 - 公布日： 2013-02-20 - 主分类号： G03F7/20 文献下载
摘要：公开了一种用于在直接写入机中图案化设置有管芯的工件的方法，其中相对于写入器坐标系的按照定位和朝向的管芯的位置以及工件的定位和朝向的测量数据用于确定测量位置到在直接写入机的坐标系中定义的变换位置的变换。与选定的管芯或管芯组相关的图案数据根据原始图案数据和变换位置变换成经调整的电路图案数据，其中经调整的电路图案数据表示多个管芯或管芯组的电路图案，使得经调整的电路图案配合到工件区域的多个子区域，且其中每个子区域与分布在工件上的多个管芯当中的一个管芯或管芯组相关然后，根据经调整的电路图案数据将图案写在工件上。
用于执行管芯图案对准方法装置

[发明专利]用于执行与多个管芯的图案对准的方法和装置-CN201180015988.3有效
发明人： M·沃尔斯顿;P·古斯塔夫森 -专利权人：密克罗尼克麦达塔公司
申请日： 2011-02-25 - 公布日： 2013-03-13 - 主分类号： G03F7/20 文献下载
摘要：一种在多层堆栈的制造中在直接写入机中图案化工件的方法，其中包括连接点的图案的第一电路图案（1304）根据确定的配合容差来变换以配合到第二电路图案（1306）的连接点和工件上或工件中的特定特征（例如随机放置的管芯或管芯组）的电路图案。与选定的管芯相关的图案数据使用由变换位置定义的变换来变换成经调整的电路图案数据，使得电路图案配合到选定的管芯。
用于执行管芯图案对准方法装置

[发明专利]在芯片设计布局中发现未知问题图案的系统与方法-CN201510662107.7有效
发明人：庄少特;林志诚 -专利权人：应用材料公司
申请日： 2015-10-15 - 公布日： 2019-10-25 - 主分类号： G06F17/50 文献下载
摘要：本发明揭露了一种系统，其包括在半导体制程的芯片设计布局中用于储存关键特征数据库的关键特征资料库；一统计模型创建器，基于储存在关键特征数据库中的问题电路图案，并且基于与已知问题电路图案相关的实体测量值及仿真数据或设计数据之间的偏差所获得的目标规格创建统计模型该系统进一步包括一基于统计模型的预测器，其藉由将统计模型应用于大量由随机布局产生器所产生的候选电路图案，或者，基于藉由延伸芯片设计布局的微影制程检测所判定的重要点区域从芯片设计布局中所撷取出来的候选电路图案，或者，藉由利用强烈敏感度设定对已制造芯片设计布局的晶圆进行检测所获得的候选电路图案，来预测并且发现未知问题电路图案。
芯片设计布局发现未知问题图案系统方法

[发明专利]制造光刻用掩模的方法-CN201811258198.8在审
发明人：陈建诚;李信昌;陈嘉仁;沈仓辉;许呈韶;何彦政;张世明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-26 - 公布日： 2019-05-21 - 主分类号： G03F1/76 文献下载
摘要：在一种制造光刻用掩模的方法中，获取电路图案数据；根据电路图案数据计算图案密度，其中图案密度是每预定区域的总图案区域；为图案密度低于临界密度的区域产生虚拟图案数据；根据电路图案数据及虚拟图案数据产生掩模绘图数据；根据掩模绘图数据，以电子束光刻设备的电子束于掩模坯料基板上所形成的光刻胶层上绘制图案；以及以显影液显影经绘图的光刻胶层，当光刻胶层以电子束曝光且经过显影，虚拟图案数据内所包含的多个虚拟图案并不会转印为掩模图案
虚拟图案掩模光刻胶层电路图案数据绘图数据图案光刻显影电子束电子束光刻设备电子束曝光绘制图案获取电路数据产生图案区域图案数据掩模坯料掩模图案预定区域显影液基板转印绘图制造

[发明专利]计算机实施的方法-CN201911347441.8在审
发明人：拉希德沙里克;徐金厂;吴政机;陈建文;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-24 - 公布日： 2021-03-16 - 主分类号： G06F30/367 文献下载
摘要：用于集成电路(IC)布局验证的系统、方法以及器件。采集多个集成电路图案，多个集成电路图案包含能够被制造的第一组图案和不能被制造的第二组图案。使用多个集成电路图案来训练机器学习模型。机器学习模型产生用于验证集成电路布局的预测模型。预测模型接收包含一组测试图案的数据，一组测试图案包括集成电路图案的扫描电子显微镜(SEM)图像。基于扫描电子显微镜图像和多个集成电路图案来确定与集成电路布局相关联的设计违例。为集成电路布局的进一步特征化提供设计违例的概述。
计算机实施方法

[发明专利]发光装置-CN202010411352.1在审
发明人：陈俊荣;陈煜东 -专利权人：恒颢科技股份有限公司
申请日： 2020-05-15 - 公布日： 2021-10-12 - 主分类号： H01L27/15 文献下载
摘要：本发明提供一种发光装置，包括玻璃称底、第一电路图案层、第一图案化绝缘层、第二电路图案层以及多个发光元件。玻璃称底具有上表面。第一电路图案层设置于上表面上。第一图案化绝缘层设置于上表面上。第一图案化绝缘层部分地覆盖第一电路图案层上。第二电路图案层设置于上表面上。第二电路图案层的部分重叠第一电路图案层。发光元件电性连接第一电路图案层及第二电路图案层。第二电路图案层重叠第一电路图案层的部分夹设有第一图案化绝缘层的部分。第一电路图案层具有第一电压。第二电路图案层具有第二电压。第一电压与第二电压不同。
发光装置

[发明专利]石墨烯电路图案及其制备方法、电子产品-CN201710713723.X有效
发明人：胡波;王文超;王宝强;朴相镇 -专利权人：京东方科技集团股份有限公司;福州京东方光电科技有限公司
申请日： 2017-08-18 - 公布日： 2021-01-22 - 主分类号： H01B13/00 文献下载
摘要：石墨烯电路图案及其制备方法、电子产品。该石墨烯电路图案的制备方法包括：将金属电路图案浸泡在氧化石墨稀溶液中使所述金属电路图案与所述氧化石墨稀发生氧化还原反应，从而在所述金属电路图案所在部位形成石墨烯电路图案。利用该方法制备的石墨烯电路图案可直接形成在金属电路图案所在部位，并且生产过程简单，成本低廉，可大规模生产。
石墨电路图案及其制备方法电子产品

[发明专利]无电隔离的变频器组件-CN201510438273.9有效
发明人：林德英;梁千锡 -专利权人： LS产电株式会社
申请日： 2015-07-23 - 公布日： 2018-04-03 - 主分类号： H02M1/00 文献下载
摘要：本发明公开了一种无电隔离的变频器组件，该变频器组件包括印刷电路板，其安装有电源电路单元、逆变器单元、模拟电路单元和控制器；第一接地电路图案，其给电源电路单元和逆变器单元供应接地电源；第二接地电路图案，其给模拟电路单元供应接地电源；第三接地电路图案，其给控制器供应接地电源；第一珠，其在第一接地电路图案和第二接地电路图案之间以隔离第一接地电路图案和第二接地电路图案之间的阻抗；以及第二珠，其在第二接地电路图案和第三接地电路图案之间以隔离第二接地电路图案和第三接地电路图案之间的阻抗
隔离变频器组件

[发明专利]电路图案检查装置及电路图案检查方法-CN200380104631.8有效
发明人：山冈秀嗣;羽森宽;石冈圣悟 -专利权人： OHT株式会社
申请日： 2003-11-28 - 公布日： 2006-01-11 - 主分类号： G01R31/02 文献下载
摘要：本发明的目的在于，提供可确实且容易检测电路基板的不良的电路检查装置。作为解决问题的手段，本发明是在检查至少端部配设为行状的检查对象图案时，在检查对象图案(15)的两端部边保持与图案离开指定距离的状态边以横过图案的方式使检查信号供给电极(35)与检查信号检测感测电极(25)移动，以同样与检查对象图案电容耦合的感测电极来检测从供给电极(35)通过电容耦合而供给检查对象图案(15)的检查信号，在检测信号值较指定范围小的情况，则判定为图案断线，而在检测信号值较指定范围大的情况，则判定为图案短路。
电路图案检查装置方法

[发明专利]电路图案检查装置及电路图案检查方法-CN200380104616.3无效
发明人：山冈秀嗣;羽森宽;石冈圣悟 -专利权人： OHT株式会社
申请日： 2003-11-28 - 公布日： 2006-01-11 - 主分类号： G01R31/02 文献下载
摘要：本发明的目的在于，提供可确实且容易检测电路基板的不良的电路检查装置。作为解决问题的手段，本发明是在至少端部被配设为行状且基部相互连接的两组梳齿状导电图案的一端(15a)供给交流检查信号，并将另一端(15b)接地，检查以相互的行状导电图案部变得互异的方式配设而成的电路基板(10)的导电性图案的状态的电路图案检查装置，其特征在于：具备两个检测机构(20、30)，具有检测来自上述梳齿状导电图案(15a、15b)的信号的检测电极；并在与相互相同的上述行状导电图案成为电容耦合状态进行定位的状态，以横过行状导电图案的方式而利用标量机器人(80)使检测机构(20、30)移动，以上述两检测机构(20、30)的检测电位为基础可辨识行状图案部是否完好。
电路图案检查装置方法

[发明专利]散热印刷电路板及其制造方法-CN201410643176.9有效
发明人：金文钟;李官范;廉珍树 -专利权人：现代自动车株式会社;起亚自动车株式会社;裕罗有限公司
申请日： 2014-11-07 - 公布日： 2018-11-20 - 主分类号： H05K1/05 文献下载
摘要：本发明涉及一种散热印刷电路板，其包括金属芯、下部绝缘层和上部绝缘层、第一下部电路图案和第一上部电路图案、以及第二下部电路图案和第二上部电路图案。该下部绝缘层和上部绝缘层分别设置在金属芯的下侧和上侧。第一下部电路图案和第一上部电路图案分别设置在下部绝缘层的下侧和上部绝缘层的上侧。第二下部电路图案和第二上部电路图案分别设置在第一下部电路图案的下侧和第一上部电路图案的上侧。在第一下部电路图案中的蚀刻部填充有下部绝缘层，并且在第一上部电路图案的蚀刻部填充有上部绝缘层。
散热印刷电路板及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条