专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3946269个,建议您升级VIP下载更多相关专利
  • [实用新型]一种大功率介槽-CN201920653348.9有效
  • 黄泽光 - 佛山市长庚金属制品有限公司
  • 2019-05-08 - 2020-04-21 - F23D14/46
  • 本实用新型涉及一种大功率介槽盖,包括盖上盖和盖下盖,所述的盖下盖上端外环边一的整个端面上沿径向设有介槽和盖深介槽,介槽和盖深介槽间隔设置,盖下盖的上部设有下盖内环边一,盖下盖的下部设有下盖内环边二和下盖外环边二;所述的盖上盖下部设有倒置的U形槽,U形槽的外侧设有向轴线倾斜的上盖外环侧壁,盖上盖下端内侧设有与下盖内环边一扣合的上盖内环边。本实用新型由于盖下盖上端外环边一的整个端面上沿径向设有介槽和盖深介槽,盖介槽上端是开口,便于直接压铸成型,并且可以压铸不同尺寸的介槽,所以不需要打众多的孔,便于加工,大幅度提高生产效率。
  • 一种大功率介槽火盖
  • [发明专利]绝缘体上硅MOS晶体管结构-CN201110218147.4有效
  • 蒙飞 - 上海宏力半导体制造有限公司
  • 2011-08-01 - 2011-11-23 - H01L29/78
  • 根据本发明的绝缘体上硅MOS晶体管结构包括:背部栅极,布置在背部栅极上的体氧化层、布置在体氧化层上的硅片层;布置在硅片层中的第一沟槽隔离、第二沟槽隔离、以及有源。其中,有源包括源极区域S以及漏极区域。其中,在第一方向上,依次布置了第一沟槽隔离的第一分、第二沟槽隔离的第一分、有源、第二沟槽隔离的第二分、第一沟槽隔离的第二分;并且在第二方向上,依次布置了漏极区域、沟道区域、源极区域
  • 绝缘体mos晶体管结构
  • [发明专利]半导体器件的终端结构版图-CN202111615563.8有效
  • 于绍欣 - 广州粤芯半导体技术有限公司
  • 2021-12-28 - 2022-03-18 - H01L27/02
  • 本发明提供了一种半导体器件的终端结构版图,包括:并排设置的有源沟槽隔离;栅极结构,横跨所述有源和所述沟槽隔离;场板,横跨所述有源和所述沟槽隔离,包括第一分和第二分,所述第一分位于所述有源区内,所述第二分从所述第一分的端延伸至所述沟槽隔离区内,所述第二分的宽度小于所述第一分的宽度,以使所述栅极结构仅覆盖所述第一分的部分宽度;第一电连接,位于所述沟槽隔离区内的所述栅极结构区内
  • 半导体器件终端结构版图
  • [发明专利]半导体结构及其制作方法-CN202310056245.5有效
  • 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
  • 2023-01-19 - 2023-06-02 - H10B10/00
  • 该半导体结构包括:具有第一表面的衬底;位于衬底中的多个沟槽隔离结构,相邻沟槽隔离结构之间具有第一域或第二域,每个沟槽隔离结构靠近第一域的一侧端具有第一凹陷,靠近第二域的一侧端具有第二凹陷,第一凹陷的内表面面积比第二凹陷的小,且第一凹陷具有比第二凹陷小的曲率半径;第一类型掺杂,位于与第一域对应的衬底中,第一凹陷部位于第一类型掺杂与相邻的沟槽隔离结构之间;第二类型掺杂,位于与第二域对应的衬底中,第二凹陷部位于第二类型掺杂与相邻的沟槽隔离结构之间,相邻沟槽隔离结构之间的第一类型掺杂的长度大于第二类型掺杂
  • 半导体结构及其制作方法
  • [发明专利]沟槽隔离能力测试结构及其测试方法-CN202110728159.5在审
  • 徐敏;朱月芹;陈雷刚 - 上海华力微电子有限公司
  • 2021-06-29 - 2021-10-08 - H01L23/544
  • 本发明提供了一种沟槽隔离能力测试结构及其测试方法,应用于半导体领域。在本发明实施例中,在衬底中限定呈梳状结构的第一有源和第二有源,并使第一有源的多个齿与第二有源的多个齿交错设置,从而在第一有源的齿和与第一有源的齿相邻的第二有源的齿之间形成沟槽隔离结构,然后在第一有源梳状结构的柄和第二有源梳状结构的柄上形成第一金属插塞和第二金属插塞,再通过所述第一金属插塞和所述第二金属插塞对所述沟槽隔离结构进行沟槽隔离能力测试,从而可快速地实现沟槽隔离能力检测
  • 沟槽隔离能力测试结构及其方法
  • [实用新型]一种鳍型半导体器件-CN201922167972.0有效
  • 李迪 - 唐世沅
  • 2019-12-05 - 2021-06-01 - H01L29/78
  • 该鳍型半导体器件包括:衬底和第一鳍片,所述第一鳍片立设于所述衬底上,所述第一鳍片具有根部和硅锗,所述根部与所述衬底连接,所述硅锗区位于所述根部上方,所述硅锗中含有锗元素;沟道隔离结构,所述沟道隔离结构形成在所述衬底上,所述沟道隔离结构位于所述第一鳍片的宽度方向的两侧,位于所述沟道隔离结构上方的所述硅锗的高度范围为45nm‑60nm;栅极结构,所述栅极结构跨设在所述硅锗的中间区域上,所述栅极结构覆盖在至少一分所述硅锗和所述沟道隔离结构;所述硅锗被所述栅极结构覆盖的区域形成沟道,所述沟道的锗元素的含量为20%‑35%。
  • 一种半导体器件
  • [发明专利]沟槽隔离的形成方法-CN201410459326.0在审
  • 王永刚;李杰 - 格科微电子(上海)有限公司
  • 2014-09-10 - 2014-12-10 - H01L21/762
  • 一种双沟槽隔离的形成方法,包括:在基底表面形成氧化层和硬掩膜层,所述基底具有第一域与第二域;刻蚀所述第一域和第二域上的所述硬掩膜层和氧化层,直至暴露出基底表面,所述第一域被暴露的表面形成第一分区域,所述第二域被暴露的表面形成第二分区域;以所述硬掩膜层为掩膜,刻蚀所述第一分区域形成第一沟槽,刻蚀所述第二分区域形成第二沟槽;保护第二沟槽,并以所述硬掩膜层为掩膜进一步刻蚀所述第一沟槽形成第三沟槽采用所述方法形成的双沟槽隔离形状稳定,均一性高,形貌好。
  • 沟槽隔离形成方法
  • [发明专利]一种IGBT及其制作方法-CN201210530076.6无效
  • 谈景飞;朱阳军;胡爱斌;张文亮;王波 - 上海联星电子有限公司;中国科学院微电子研究所;江苏中科君芯科技有限公司
  • 2012-12-10 - 2014-06-18 - H01L29/739
  • 本发明公开了一种IGBT及其制作方法,所述IGBT包括:位于所述半导体衬底上表面的栅极结构;位于所述半导体衬底上表面内的阱、源,其中,所述阱区内设置有源,所述阱、源以及的上表面与所述半导体衬底的上表面齐平,所述阱和所述不接触且掺杂类型相同;位于所述阱和源表面上的源极;位于所述半导体下表面的背面结构,所述背面结构包括集电区。所述IGBT工作时,一分空穴电流可以经过集电区-漂移-阱,流入源极,一分空穴电流可以经过集电区-漂移-,流入源极。可见,所述为IGBT提供了一个额外的电流通道对空穴电流进行分流,进而提高了IGBT的闩锁电流,增加IGBT抗闩锁能力。
  • 一种igbt及其制作方法
  • [发明专利]嵌入式闪存的结构及嵌入式闪存的制造方法-CN201410466050.9有效
  • 胡勇 - 上海华虹宏力半导体制造有限公司
  • 2014-09-12 - 2018-12-11 - H01L27/11521
  • 本发明提出了一种嵌入式闪存结构及嵌入式闪存的制造方法,在多晶硅器件区域形成由槽隔离结构隔离开的多个有源和多个虚拟有源,通过定义多晶硅器件区域的沟槽隔离光罩,使图案化沟槽隔离光阻形成在虚拟有源和一槽隔离结构的上方,暴露出有源和另一槽隔离结构,在进行离子注入时,为了不影响闪存器件的性能,通常离子注入的角度均被固定,通过调节有源、虚拟有源沟槽隔离结构及图案化沟槽隔离光阻的线宽和图案化沟槽隔离光阻之间的间距避免离子对有源造成二次重复注入
  • 嵌入式闪存结构制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top