“杂质区 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1043048个，建议您升级VIP下载更多相关专利

[发明专利]图像感测装置-CN202010777431.4在审
发明人：李庚寅 -专利权人：爱思开海力士有限公司
申请日： 2020-08-05 - 公布日： 2021-10-01 - 主分类号： H01L27/146 文献下载
摘要：一种图像感测装置，该图像感测装置包括第一杂质区、第二杂质区、浮置扩散区和传输栅。第一杂质区设置在半导体基板中并包括具有第一掺杂类型的杂质，并且第一杂质区通过响应于入射光而执行光电转换来生成光电荷。第二杂质区设置在第一杂质区上方并且具有与第一掺杂类型不同的第二掺杂类型的杂质，并且第二杂质区在第一杂质区的一些部分上接触第一杂质区。浮置扩散区设置在第二杂质区上方。传输栅联接至浮置扩散区，并将由第一杂质区生成的光电荷传送到浮置扩散区。第一杂质区被布置为不与传输栅接触。
图像装置

[发明专利]固体摄像装置-CN200510066870.X无效
发明人：山口铁也;后藤浩成;绫部昌之;井原久典 -专利权人：株式会社东芝
申请日： 2005-04-29 - 公布日： 2005-11-09 - 主分类号： H01L27/146 文献下载
摘要：晶体管包含设在衬底上方的第1栅极电极、第1杂质区、第2杂质区。第1杂质区及第2杂质区形成于衬底表面内，夹持第1栅极电极的下方区域。第2导电型的第3杂质区形成于衬底表面，在第2杂质区的与第1栅极电极相反一侧和第2杂质区分开。第4杂质区形成于第2杂质区的下方，和第3杂质区相连。第2栅极电极设在衬底上方。第2导电型的第5杂质区，形成于衬底表面。第3杂质区及第5杂质区夹持第2栅极电极的下方区域。
固体摄像装置

[发明专利]一种垂直环栅隧穿晶体管及其制备方法-CN201410392305.1在审
发明人：孙雷;徐浩;张一博;韩静文;王漪;张盛东 -专利权人：北京大学
申请日： 2014-08-11 - 公布日： 2014-11-19 - 主分类号： H01L29/78 文献下载
摘要：一种结合垂直沟道、异类杂质分凝和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；其中，源区位于垂直沟道的底部，与衬底相接，杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部，杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成肖特基接触；所述杂质分凝区和杂质分凝区的杂质选自异类材质，即：杂质分凝区的杂质选自于p型材料时，杂质分凝区的杂质选自于n型材料；杂质分凝区的杂质选自于n型材料时，杂质分凝区的杂质选自于p型材料。
一种垂直环栅隧穿晶体管及其制备方法

[发明专利]具有无结垂直栅晶体管的半导体器件及其制造方法-CN201310070019.9有效
发明人：文正敏;金泰均;李锡熙 -专利权人：爱思开海力士有限公司;韩国科学技术院
申请日： 2013-03-05 - 公布日： 2017-05-31 - 主分类号： H01L27/108 文献下载
摘要：一种无结垂直栅晶体管，包括有源柱体，所述有源柱体从衬底垂直地突出，并包括第一杂质区、在所述第一杂质区之上顺序地形成的第二杂质区和第三杂质区；栅电极，所述栅电极耦合到所述第二杂质区的侧壁；以及位线，所述位线沿着与所述栅电极相交的方向排列，且每个与所述第一杂质区接触。所述第一杂质区、所述第二杂质区、所述第三杂质区包括相同极性的杂质。
有无垂直晶体管半导体器件及其制造方法

[发明专利]半导体装置-CN201310446894.2有效
发明人：竹田裕;竹内洁;鬼沢岳;田中圣康 -专利权人：瑞萨电子株式会社
申请日： 2013-09-26 - 公布日： 2014-04-02 - 主分类号： H01L27/06 文献下载
摘要：第一接触件、第二杂质区和第二低浓度杂质区形成肖特基势垒二极管。第二杂质区具有与第一杂质区相同的杂质浓度，并且因此可以在与形成第一杂质区相同的处理中被形成。另外，第二低浓度杂质区具有与第一低浓度杂质区相同的杂质浓度，并且因此可以在与形成第一低浓度杂质区相同的处理中被形成。
半导体装置

[发明专利]半导体装置及其制造方法-CN200710102972.1有效
发明人：金田充;高桥英树;友松佳史 -专利权人：三菱电机株式会社
申请日： 2007-04-27 - 公布日： 2008-04-23 - 主分类号： H01L27/06 文献下载
摘要：第2杂质区(12)在第1主面(41)上由第1杂质区(11)围住。第1主面(41)的第3杂质区(13)与第1杂质区(11)之间夹着第2杂质区(12)。第2主面(42)的第4(14)及第5杂质区(15)与第2杂质区(12)之间夹着第1杂质区(11)。控制电极层(23)隔着绝缘膜(33)与第2杂质区(12)相对。与第1主面(41)的形成有第1杂质区(11)的部分正对的第2主面(42)的部分，将第4杂质区(14)和第5杂质区(15)的形成区域围住，是浓度为第1杂质区(11)的杂质浓度以下的第1导电型的区域及第2导电型的区域的任一区域
半导体装置及其制造方法

[发明专利]半导体存储器装置-CN201711275800.4有效
发明人：孙钟弼 -专利权人：三星电子株式会社
申请日： 2017-12-06 - 公布日： 2022-07-01 - 主分类号： H01L23/525 文献下载
摘要：提供了一种半导体存储器装置，所述半导体存储器装置包括：半导体基底，具有由器件隔离层限定的第一导电类型的有源区；第一杂质区，位于有源区中；反熔丝栅电极，位于半导体基底上，并且横跨第一杂质区延伸；反熔丝栅极电介质层，位于反熔丝栅电极与第一杂质区之间；选择栅电极，位于半导体基底上，并且横跨有源区延伸；选择栅极电介质层，位于选择栅电极与有源区之间；以及第二杂质区，位于选择栅电极与反熔丝栅电极之间的有源区中。第一杂质区和第二杂质区具有第二导电类型的杂质。第一杂质区具有小于第二杂质区的杂质浓度的杂质浓度。
半导体存储器装置

[发明专利]半导体器件-CN99120486.7有效
发明人：山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 1999-11-25 - 公布日： 2000-06-28 - 主分类号： H01L29/78 文献下载
摘要：为了实现更高可靠性TFT和高可靠性半导体器件,本发明的NTFT在半导体层中具有沟道形成区、n型第一、第二和第三杂质区。第二杂质区是与栅极的锥部交叠的低浓度杂质区且栅绝缘膜置于第二杂质区与栅极之间,并且第二杂质区的杂质浓度从沟道形成区向第一杂质区逐渐增高。而且,第三杂质区是不与栅极交叠的低浓度杂质区。另外,相同衬底上的多个NTFTs应该分别具有不同的第二杂质区长度,这取决于工作电压的差别。即,当第二TFT的工作电压高于第一TFT的工作电压时,在第二TFT上的第二杂质区的长度比在第一TFT上的长。
半导体器件

[发明专利]半导体器件-CN200610100301.7有效
发明人：山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 1999-11-25 - 公布日： 2006-12-20 - 主分类号： H01L29/786 文献下载
摘要：为了实现更高可靠性TFT和高可靠性半导体器件，本发明的NTFT在半导体层中具有沟道形成区、n型第一、第二和第三杂质区。第二杂质区是与栅极的锥部交叠的低浓度杂质区且栅绝缘膜置于第二杂质区与栅极之间，并且第二杂质区的杂质浓度从沟道形成区向第一杂质区逐渐增高。而且，第三杂质区是不与栅极交叠的低浓度杂质区。另外，相同衬底上的多个NTFTs应该分别具有不同的第二杂质区长度，这取决于工作电压的差别。即，当第二TFT的工作电压高于第一TFT的工作电压时，在第二TFT上的第二杂质区的长度比在第一TFT上的长。
半导体器件

[发明专利]半导体器件-CN200510004764.9有效
发明人：山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 1999-11-25 - 公布日： 2005-08-10 - 主分类号： H01L29/78 文献下载
摘要：为了实现更高可靠性TFT和高可靠性半导体器件，本发明的NTFT在半导体层中具有沟道形成区、n型第一、第二和第三杂质区。第二杂质区是与栅极的锥部交叠的低浓度杂质区且栅绝缘膜置于第二杂质区与栅极之间，并且第二杂质区的杂质浓度从沟道形成区向第一杂质区逐渐增高。而且，第三杂质区是不与栅极交叠的低浓度杂质区。另外，相同衬底上的多个NTFTs应该分别具有不同的第二杂质区长度，这取决于工作电压的差别。即，当第二TFT的工作电压高于第一TFT的工作电压时，在第二TFT上的第二杂质区的长度比在第一TFT上的长。
半导体器件

[发明专利]降低高压互连影响的横向器件及制备方法-CN202010358355.3有效
发明人：周锌;师锐鑫;乔明;张波 -专利权人：电子科技大学;电子科技大学广东电子信息工程研究院
申请日： 2020-04-29 - 公布日： 2021-09-24 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种降低高压互连影响的横向器件及制备方法，包括第一型掺杂杂质接触区、第二型掺杂杂质接触区、第二型掺杂杂质阱区、第一型掺杂杂质阱区、第一型掺杂杂质漂移区、第一型掺杂杂质外延层、绝缘埋层、第二型掺杂杂质衬底、源电极、栅电极、漏电极、栅氧化层、硅局部氧化隔离氧化层，通过不同的工艺步骤分别形成高压互连区的第一型掺杂杂质漂移区和非高压互连区的第一型掺杂杂质外延层，改变高压互连区的漂移区掺杂浓度，增强了高压互连区漂移区耗尽能力
降低高压互连影响横向器件制备方法

[发明专利]半导体装置-CN201310134392.6有效
发明人：佐山弘和 -专利权人：瑞萨电子株式会社
申请日： 2013-04-18 - 公布日： 2017-11-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体装置，在该半导体装置中，能够抑制寄生双极晶体管的工作，并且能够在源极区和背栅区之间提供电位差。形成在半导体衬底上的耐高压晶体管包括第一导电类型的阱区；作为源极区的第一杂质区；以及作为漏极区的第二杂质区。半导体装置还包括第三杂质区和隔离用栅极电极。在平面视图中，第三杂质区形成在一对第一杂质区之间，并且从该第三杂质区引出阱区的电位。隔离用栅极电极形成在第一杂质区和第三杂质区之间的主表面上。
半导体装置

[发明专利]半导体器件及其制造方法-CN200510009401.4无效
发明人：张宏勇;鱼地秀贵;高山彻;福永健司;竹村保彦 -专利权人：株式会社半导体能源研究所
申请日： 1993-12-04 - 公布日： 2005-08-24 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种半导体器件，包括：半导体膜；形成在半导体膜中的一对第一杂质区；形成在一对第一杂质区之间的第一沟道区；形成在半导体膜中的一对第二杂质区；形成在一对第二杂质区之间的第二沟道区；形成在半导体膜上的栅绝缘膜；第一栅电极，形成为与第一沟道区相邻，并且栅绝缘膜夹在其间；第二栅电极，形成为与第二沟道区相邻，并且栅绝缘膜夹在其间；形成在第一栅电极和第二栅电极上的绝缘膜；形成在绝缘膜中的接触孔；以及形成在绝缘膜上的连线，其中一对第一杂质区中的一个第一杂质区与一对第二杂质区中的一个第二杂质区接触；其中连线电连接到一对第一杂质区中的一个第一杂质区和一对第二杂质区中的一个第二杂质区。
半导体器件及其制造方法

[发明专利]固态成像装置、电子设备以及固态成像装置的制造方法-CN201010117131.X有效
发明人：本庄亮子;山川真弥 -专利权人：索尼公司
申请日： 2010-03-02 - 公布日： 2010-09-15 - 主分类号： H01L27/146 文献下载
摘要：本发明提供了一种固态成像装置、具有该固态成像装置的电子设备以及该固态成像装置的制造方法，该固态成像装置包括：有源元件，被配置为处理在光接收区中捕获的电荷；元件隔离区，被配置为隔离有源元件的区域；第一杂质区，被配置为围绕元件隔离区；以及第二杂质区，包括杂质浓度低于第一杂质区的杂质区，第二杂质区被设置在第一杂质区与有源元件之间。
固态成像装置电子设备以及制造方法

[发明专利]半导体装置-CN201510530580.X在审
发明人：宫崎崇;藤原郁夫;饭田义典;木村俊介;舟木英之 -专利权人：株式会社东芝
申请日： 2015-08-26 - 公布日： 2016-03-30 - 主分类号： H01L27/146 文献下载
摘要：所述多个像素分别包括光电转换部、第一杂质扩散区、电压供给线、第二杂质扩散区、电位障壁部和检测部。第一杂质扩散区对由所述光电转换部光电转换出的电荷进行保持。第二杂质扩散区与所述电压供给线相连接。电位障壁部在所述第一杂质扩散区与所述第二杂质扩散区之间形成恒定的电位障壁，限制电荷在所述第一杂质扩散区与所述第二杂质扩散区之间移动。检测部检测所述第一杂质扩散区所保持的电荷。
半导体装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条