“布局图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1311734个，建议您升级VIP下载更多相关专利

[发明专利]拼接式光刻制作工艺的光掩模、半色调光掩模及其制法-CN201810126963.4有效
发明人：林正忠;黄钰凌;赖郁元 -专利权人：力晶积成电子制造股份有限公司
申请日： 2018-02-08 - 公布日： 2023-05-16 - 主分类号： G03F1/32 文献下载
摘要：本发明公开一种用于拼接式光刻制作工艺的光掩模、半色调光掩模及其制作方法，该用于拼接式光刻制作工艺的光掩模，其用来将布局图转移至基底上，其中布局图包括重复并排的图案单元。部分半色调层设于曝光区内且其图案对应于布局图的图案单元。当光掩模应用于拼接式光刻制作工艺时，是利用拼接线作为拼接边界进行多次曝光，以在基底上形成互相拼接且对应图案单元的转移图案。
拼接光刻制作工艺光掩模色调及其制法

[发明专利]一种半导体结构的制备方法-CN202111139465.1在审
发明人：游凯 -专利权人：长江存储科技有限责任公司
申请日： 2021-09-29 - 公布日： 2022-02-01 - 主分类号： H01L21/027 文献下载
摘要：包括：在硬掩模层上形成第一图案化层，第一图案化层包括第一芯轴以及第二芯轴，第一图案化层基于集成电路的布局形成，集成电路的布局被分解为芯轴区域和非芯轴区域，芯轴区域用于反映布局的特征尺寸，第一芯轴间隔填充于所述芯轴区域，第二芯轴设置于所述非芯轴区域；在第一芯轴的侧壁以及第二芯轴的侧壁形成侧壁沉积物，侧壁沉积物在硬掩膜层上形成第二图案化层；刻蚀第一芯轴与第二芯轴；基于第二图案化层对硬掩膜层进行图案化，以在硬掩膜层内部被图案化的区域上形成第一沟槽；刻蚀第二图案化层，在第一沟槽内形成填充金属层。
一种半导体结构制备方法

[发明专利]叠对标记组与定位两种布局图案的方法-CN201210169153.X无效
发明人：邱垂福;黄浚彦 -专利权人：南亚科技股份有限公司
申请日： 2012-05-28 - 公布日： 2012-12-05 - 主分类号： H01L23/544 文献下载
摘要：位于基材上的第一叠对标记用来代表第一布局图案，同时位于基材上的第二叠对标记则用来代表第二布局图案，而且第一叠对标记直接接触第二叠对标记。
标记定位布局图案方法

[发明专利]一种飞秒激光复杂构件大面积制造方法-CN201810131341.0有效
发明人：李明;姜澜 -专利权人：中国科学院西安光学精密机械研究所;北京理工大学
申请日： 2018-02-09 - 公布日： 2019-05-28 - 主分类号： G06T3/40 文献下载
摘要：本发明提出了一种飞秒激光复杂构件大面积制造方法，对复杂构件进行表面加工，具体包括：采用复杂构件模型重构和表面加工图案拼接算法，根据激光加工区域面积和焦深，设定约束条件和区域生长算法，划分加工区域，并对区域边界进行简化处理得到加工区域，对组成加工图案图元种类及布局特点提取关键特征，根据周期性和非周期性布局的过程，设计拼接算法使得加工图案自动快速地在复杂构件表面进行布局，采用加工区域划分和图案分割算法，设置加工图案中图元的种类和组合方式，求得图元与加工区域边界的交点并归类子图案到对应的加工区域，采用加工图案实时检测和在线拼接制造技术，通过设置和安装高精度CCD摄像机获得加工部位的视频图像，基于图像处理算法实时识别已加工图案的边界，进而根据待加工图案边界信息来预判两幅加工图案的配准误差
复杂构件加工区域图案加工图元算法表面加工飞秒激光在线拼接制造激光加工过程激光加工区域区域生长算法图像处理算法高精度CCD 变换参数布局特点非周期性关键特征加工部位简化处理模型重构配准误差区域边界实时检测实时识别视频图像图案边界图案分割图案拼接约束条件组合方式面积和子图案归类焦深预判矫正拼接摄像机

[发明专利]最小化半导体图案中光学邻近校正误差的方法及设备-CN201910777531.4在审
发明人：申武俊;朴庆宰 -专利权人：三星电子株式会社
申请日： 2019-08-22 - 公布日： 2020-04-24 - 主分类号： G03F7/20 文献下载
摘要：一种用于最小化半导体图案中的光学邻近校正误差的方法。该方法包括以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差；通过以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的临界尺寸(CD)和目标布局形状的CD之间的CD误差以生成调整后的CD误差；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。
最小化半导体图案光学邻近校正误差方法设备

[发明专利]水墨油融合画及制作工艺-CN201610186140.1在审
发明人：郭巍杰 -专利权人：郭巍杰
申请日： 2016-03-29 - 公布日： 2016-07-20 - 主分类号： B44D2/00 文献下载
摘要：本发明公开了一种水墨油融合画及制作工艺，该水墨油融合画包括最底层的宣纸，在宣纸上的布局的墨染图案，墨染图案上的水彩（1），水彩（1）上的油彩（2）及宣纸上布局的书法文字（3）。该水墨油融合画的制作工艺采取如下步骤：一是先用画笔在宣纸上构画设计图；二是用墨染图案轮廓；三是用水彩（1）技法进行宣染；四是再涂抹油彩（2）；五是最后合理布局书法文字（3）内容。
水墨融合制作工艺

[发明专利]用以制造半导体元件的最佳化模组的近接校正-CN200610103932.4有效
发明人：庄学理;郭正诚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-07-28 - 公布日： 2007-02-21 - 主分类号： G03F7/20 文献下载
摘要：本发明是有关于一种模组的近接校正方法，该方法包括将光罩图案布局分解成复数个部分，每一部分具有至少一评估点，对光罩图案布局进行规则化模组的近接校正，并产生规则化模组的近接校正的结果，以及对光罩图案布局的复数个部分进行模型化模组的近接校正
用以制造半导体元件最佳模组校正

[发明专利]静电放电保护装置及其电路-CN200710106361.4有效
发明人：陈东旸 -专利权人：奇景光电股份有限公司
申请日： 2007-05-28 - 公布日： 2008-03-26 - 主分类号： H01L27/02 文献下载
摘要：本发明提出数种用于静电放电保护的具有电路布局图案的实施例。一装置具有一电路布局图案可以被配置以保护输入/输出端点，或该电压源。该电路布局图案可以被设计以增加用于静电放电电流路径的耐压。
静电放电保护装置及其电路

[发明专利]用于半导体器件的掩模的制造方法-CN200810126235.X无效
发明人：金英美 -专利权人：东部高科股份有限公司
申请日： 2008-06-26 - 公布日： 2008-12-31 - 主分类号： G03F1/14 文献下载
摘要：一种制备用于半导体器件的掩模方法，包括检测半导体中用于掩模的布局数据，以及纠正布局数据中违反该设计规则的任何误差，填充布局数据中的小凹入部分，在凹入部分－填充布局数据中实施光学邻近校正，以及利用受到光学邻近校正处理的凹入部分－填充布局数据来产生掩模图案。通过这个工艺，可以通过受到光学邻近校正处理来简化布局数据库并且使得可引起不必要的光学邻近校正(OPC)问题的任何误差最小化。
用于半导体器件制造方法

[发明专利]光掩模版及其制作方法、图形化的方法-CN200710094458.8无效
发明人：肖德元;隋建国;刘永 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-12-13 - 公布日： 2009-06-17 - 主分类号： G03F1/00 文献下载
摘要：一种光掩模版制作方法，包括：将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案。本发明将掩模版半导体器件图案和掩模版对准标记图案做在同一光掩模版上，在晶圆半导体器件区域将光掩模版上掩模版半导体器件图案与之对准并曝光，在晶圆对准标记区域将光掩模版上的掩模版对准标记图案与之对准并曝光。
模版及其制作方法图形方法

[发明专利]滤色器掩模布局-CN200610164690.X无效
发明人：姜在贤 -专利权人：东部电子股份有限公司
申请日： 2006-12-14 - 公布日： 2007-06-20 - 主分类号： G03F1/14 文献下载
摘要：本发明的实施例涉及一种滤色器掩模布局，其能够通过在制造滤色器的过程中防止发生角部圆化而降低SNR。在所述实施例中，该滤色器掩模布局可以包括：蓝色滤色器掩模图案，其设置于中心部；红色滤色器掩模图案，其沿该蓝色滤色器掩模图案的对角线方向设置以便与该蓝色滤色器掩模图案隔开；绿色滤色器掩模图案，其沿该蓝色滤色器掩模图案的对角线方向设置以便与该蓝色滤色器掩模图案隔开，以及校正掩模图案，其安装于该绿色滤色器掩模图案的角部处，用以进行光学邻近校正。
滤色器掩模布局

[发明专利]布局分析程序、布局分析设备和布局分析方法-CN200610074795.6有效
发明人：胜山裕;武部浩明;黑川浩司;藤本克仁 -专利权人：富士通株式会社
申请日： 2006-04-14 - 公布日： 2007-06-27 - 主分类号： G06K9/20 文献下载
摘要：布局分析程序、布局分析设备和布局分析方法。能够高度准确地从图像(如果该图像为彩色图像)中提取文本块的布局分析程序、布局分析设备、布局分析方法和介质。布局分析程序使得计算机执行：分割区域提取步骤，根据二值图像提取通过图案划分的区域，以使用该提取结果作为分割区域；字符要素集合提取步骤，针对各分割区域，对通过第一二值图像布局分析处理提取的字符要素集合进行提取，以使用该提取结果作为字符要素集合；文本块提取步骤，在各分割区域中提取包含有所提取的字符要素集合的区域，以避免与第二二值图像布局处理所提取的非字符要素交叠，并使用该提取结果作为文本块；以及布局信息生成步骤，根据所述文本块以及第二二值图像布局分析处理所提取的非字符要素，生成布局信息。
布局分析程序设备方法

[发明专利]用于集成电路的布局设计的系统和方法-CN201410807998.6有效
发明人：江庭玮;庄惠中;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-22 - 公布日： 2018-08-31 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了用于集成电路的布局设计的系统和方法。一种用于集成电路的布局设计的系统和方法以及一种集成电路。该方法包括将第一掩模图案的所有导电线路沿第一方向布置，其中，第一掩模图案的导电线路位于第一导电层中。该方法还包括将第二掩模图案的所有导电线路沿第一方向布置，其中，第二掩模图案的导电线路位于第一导电层中，并且第二掩模图案在不同于第一方向的第二方向上偏离第一掩模图案。
用于集成电路布局设计系统方法

[发明专利]集成电路布局以及具有双重图案的方法-CN201310601880.3在审
发明人：谢铭峰;刘如淦;谢弘璋;高蔡胜;辜耀进 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-11-22 - 公布日： 2015-03-18 - 主分类号： H01L21/02 文献下载
摘要：该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底本发明还公开了集成电路布局以及具有双重图案结构的方法。
集成电路布局以及具有双重图案方法

[发明专利]熔丝阵列布局图案以及相关设备、系统和方法-CN202110116920.X在审
发明人：褚炜路;王婧;梁智玮;R·斯里拉曼尼 -专利权人：美光科技公司
申请日： 2021-01-28 - 公布日： 2021-09-10 - 主分类号： H01L23/525 文献下载
摘要：本申请案涉及熔丝阵列布局图案以及相关设备、系统和方法。揭示了与互锁晶体管活性区相关的系统、方法和设备。设备包括包含导电材料的栅极和包含掺杂半导体材料的活性材料。
阵列布局图案以及相关设备系统方法