专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果6210018个,建议您升级VIP下载更多相关专利
  • [发明专利]再装填原料多晶的方法-CN201110455221.4有效
  • 加藤英生;吉村聡子;二宮武士 - 硅电子股份公司
  • 2011-12-27 - 2012-07-04 - C30B15/02
  • 为了提供再装填原料多晶的方法,所述方法能够再装填大块多晶,同时防止坩埚被损坏、破裂以及限制所生长的锭的无位错率和质量的下降。当再装填多晶块时,首先引入缓冲层形成多晶块Sb,其为小尺寸多晶块S1或中尺寸多晶块S2。所述缓冲层形成多晶块Sb沉积在坩埚20中的熔体40的表面41上,并且形成缓冲层50。由于接下来将大尺寸多晶块S3引入到所述缓冲层50上,所述缓冲层50缓冲由于大尺寸多晶块S3落下而引起的冲击。
  • 装填原料多晶方法
  • [发明专利]降低N型掺杂和非掺杂多晶栅极刻蚀后形貌差异的方法-CN201210163138.4有效
  • 唐在峰 - 上海华力微电子有限公司
  • 2012-05-22 - 2012-10-03 - H01L21/28
  • 本发明提供降低N型掺杂和非掺杂多晶栅极刻蚀后形貌差异的方法,包括以下顺序步骤:在具有N型掺杂多晶和非掺杂多晶的衬底板上沉积一层硬掩膜层,分别形成N型掺杂多晶硬掩膜层和非掺杂多晶硬掩膜层,对非掺杂多晶硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硬掩膜层。在不同厚度的N型掺杂多晶硬掩膜层和非掺杂多晶硬掩膜层上沉积一防反射层,对整个器件进行预设定图案进行刻蚀,刻蚀至露出N型掺杂多晶为止。去除刻蚀过程留下在器件表面的残留物,后对器件进行刻蚀分别形成N型掺杂多晶栅极和非掺杂多晶栅极。
  • 降低掺杂多晶栅极刻蚀形貌差异方法
  • [发明专利]多晶棒破碎方法及多晶棒破碎装置-CN201611009573.6在审
  • 鲍守珍;郑连基;马龙;高志明;金珍海;王生红;蔡延国;宗冰;王体虎 - 亚洲硅业(青海)有限公司
  • 2016-11-16 - 2017-02-15 - B02C19/16
  • 发明提供一种多晶棒破碎方法及多晶棒破碎装置,属于多晶技术领域。破碎方法包括将多晶棒置于破碎装置中,并将破碎装置的破碎触头与多晶棒的表面接触。调整破碎触头的振动频率与多晶棒的固有频率一致,在多晶棒破碎之前,保持破碎触头始终与多晶棒接触。破碎装置中破碎触头连接有驱动装置,驱动装置用于驱动破碎触头沿设定的方向运动以使工作面始终与多晶棒接触。调频振动模块与破碎触头连接并用于调节破碎触头的振动频率,检测模块与调频振动模块电连接。通过此破碎装置实施的破碎方法,使多晶块大小可控,有效减少碎料和微粉的产生,满足大批量生产的多晶的破碎,节省人力,节省时间,提高破碎效率。
  • 多晶破碎方法装置
  • [发明专利]一种掺锡冶金多晶铸锭的制备方法-CN201610298900.8在审
  • 陈健;孙继飞;何秋湘;李京伟;班伯源 - 中国科学院合肥物质科学研究院
  • 2016-05-05 - 2016-07-13 - C30B28/06
  • 本发明公开了一种掺锡冶金多晶铸锭的制备方法。该制备方法包括:选择合适的冶金多晶料,要求B<1ppmw,P<1ppmw,B/P重量比为1:0.5~1:3,金属<1ppmw,电阻率高于0.5Ω·cm,在冶金多晶料中掺入微量锡,锡的含量为1~200ppmw,然后在保护气氛下,生长掺锡的冶金多晶铸锭。本发明方法简单,制备的掺锡冶金多晶铸锭少子寿命比未掺锡的冶金多晶铸锭少子寿命显著提高,也比相同条件下用化学法原生多晶制备的常规P型和化学法原生多晶掺锡P型多晶铸锭工艺简化,成本降低。掺锡冶金多晶铸锭生产方法与常规铸锭工艺兼容,成本低,实用性强,适用于制造低成本,高质量的多晶太阳电池。
  • 一种冶金多晶铸锭制备方法
  • [发明专利]多晶电阻结构及其形成方法-CN201310074770.6有效
  • 廖淼;陈芳 - 中芯国际集成电路制造(上海)有限公司
  • 2013-03-08 - 2017-05-24 - H01L27/06
  • 一种多晶电阻结构及其形成方法,所述多晶电阻结构包括基底,位于所述基底上的具有电阻负温度系数的多晶电阻,与所述多晶电阻两端电连接的金属电极,位于所述多晶电阻中间位置表面的具有电阻正温度系数的金属散热结构,且所述金属散热结构与金属电极相隔离,使得温度变化时所述多晶电阻结构的总阻值变化幅度降低。由于多晶电阻产生的热量可以通过金属散热结构进行散热,有利于降低多晶电阻结构工作时温度的变化幅度,从而降低多晶电阻结构的总阻值随温度变化的变化值。且所述具有电阻正温度系数的金属互连结构也可以降低多晶电阻结构的总阻值随温度变化的变化值,也有利于提高多晶电阻结构的电阻值的温度稳定性。
  • 多晶电阻结构及其形成方法
  • [发明专利]一种提高多晶薄膜电阻稳定性的方法-CN201010589424.8有效
  • 肖志强;张继;吴建伟;徐政 - 无锡中微晶园电子有限公司
  • 2010-12-15 - 2011-06-29 - H01L21/02
  • 本发明涉及一种提高多晶薄膜电阻稳定性的方法,其包括如下步骤:a、在多晶淀积舟的插槽内间隔安装假片,通过离子注入设备对假片进行至少两次多晶淀积;b、安装衬底,衬底上生长氧化层;c、离子注入设备对衬底进行多晶淀积;d、对多晶薄膜层进行离子注入;e、在多晶薄膜层涂布光刻胶;f、刻蚀多晶薄膜层;g、多晶薄膜层进行源漏注入;h、去除光刻胶;i、在上述多晶薄膜层上得到金属前介质薄膜;j、对衬底上的多晶薄膜层进行退火工艺本发明能改善多晶薄膜电阻工艺的工序能力,工艺操作简单,降低加工成本,安全可靠。
  • 一种提高多晶薄膜电阻稳定性方法
  • [发明专利]半导体器件制作方法、半导体器件及电子装置-CN201510179852.6有效
  • 李敏 - 中芯国际集成电路制造(上海)有限公司
  • 2015-04-16 - 2019-09-03 - H01L21/321
  • 本发明提供一种半导体器件的制作方法,其包括:提供半导体衬底,并在所述半导体衬底上形成闪存区字线多晶层;执行平坦化工艺,以平坦化所述字线多晶层;执行热处理工艺以氧化所述字线多晶层的表层和多晶残渣,形成缓冲层;去除所述缓冲层;执行字线回刻以获得期望高度的多晶层。本发明提出的半导体器件的制作方法,在字线回刻之前通过氧化字线多晶层的表层形成缓冲层,并且由于在形成缓冲层的过程中,一并将字线多晶平坦化中产生的多晶残渣氧化,因而可随后通过去除所述缓冲层一并将字线多晶平坦化中产生的多晶残渣去除,解决目前字线平坦化后容易出现两个字线中间的多晶高度较高的问题。
  • 半导体器件制作方法电子装置
  • [发明专利]一种适用于宽尺寸沟槽的多晶填充方法-CN201710564625.4有效
  • 张欣 - 南京溧水高新创业投资管理有限公司
  • 2017-07-12 - 2020-09-01 - H01L21/02
  • 本发明提供了一种适用于宽尺寸沟槽的多晶填充方法。所述适用于宽尺寸沟槽的多晶填充方法包括:在宽尺寸沟槽进行第一次多晶填充,形成第一多晶层;对所述第一多晶层表面进行氧化处理,形成二氧化硅层;分别对所述二氧化硅层和所述第一多晶层进行回刻处理;将所述宽尺寸沟槽内部的二氧化硅层去除,其中所述宽尺寸沟槽内部填充的第一多晶层使得所述宽尺寸沟槽的有效宽度变窄;在所述宽尺寸沟槽进行第二次多晶填充,并形成所述第二多晶层;对所述第二多晶层进行回刻处理,以去除所述宽尺寸沟槽以外的第二多晶
  • 一种适用于尺寸沟槽多晶填充方法
  • [发明专利]半导体结构的形成方法-CN202210947270.8有效
  • 龙思阳;朱红波;胡良斌;唐斌 - 广州粤芯半导体技术有限公司
  • 2022-08-09 - 2022-11-04 - H01L21/768
  • 本发明提供了一种半导体结构的形成方法,包括:提供一衬底,所述衬底上形成有多晶层;对所述多晶层的整个表面进行离子注入工艺,在所述多晶层的整个表面产生非晶层以降低所述多晶层的表面粗糙度;在所述多晶层的上方形成金属插塞,所述金属插塞与所述多晶层电连接。所述多晶层的表面粗糙度的降低,增大所述金属插塞与所述多晶层之间的接触面积,降低了所述金属插塞与所述多晶层之间接触电阻。并且,在进行所述多晶层的整个表面离子注入时,无需使用光罩和光刻胶作为掩模。进一步的,离子注入中的离子源可以为掺杂离子,也可以为非掺杂离子,非掺杂离子不会影响所述多晶层的电导率。
  • 半导体结构形成方法
  • [发明专利]分栅快闪存储器及其形成方法-CN202010530967.6有效
  • 刘冲;邹永金;曹秀亮 - 上海华虹宏力半导体制造有限公司
  • 2020-06-11 - 2023-04-18 - H10B41/30
  • 本发明提供了一种分栅快闪存储器及其形成方法,在所述隧穿氧化层上生长多晶层并在所述多晶层中掺杂;所述多晶层的顶部不掺杂,或者,在厚度方向上,所述多晶层的顶部的掺杂浓度小于所述多晶层的底部的掺杂浓度;刻蚀所述多晶层形成字线层。多晶层被刻蚀的速率与多晶层的掺杂浓度正相关,多晶层的顶部不掺杂或者多晶层的顶部具有较小的掺杂浓度,如此一来,多晶层的顶部具有较低的刻蚀速率,这有利于凹陷高度的提高,从而增大形成字线层的厚度。
  • 分栅快闪存及其形成方法
  • [发明专利]电荷耦合功率MOSFET器件及其制造方法-CN201710257868.3有效
  • 朱袁正;叶鹏;刘晶晶 - 无锡新洁能股份有限公司
  • 2017-04-19 - 2023-09-01 - H01L29/78
  • 本发明涉及一种电荷耦合功率MOSFET器件及其制造方法,包括有源区、栅极引出区和终端保护区,有源区和栅极引出区设有第一沟槽,终端保护区设有第二沟槽;第一沟槽内设有第一导电多晶和第二导电多晶,第一导电多晶和第二导电多晶由第二绝缘氧化层隔离;第二沟槽内淀积有第三导电多晶和第四导电多晶,第三导电多晶和第四导电多晶由第二绝缘氧化层隔离;导电多晶上方覆盖绝缘介质层,绝缘介质层上设置导电多晶的接触孔,器件上方设有源极金属和栅极金属,源极金属和栅极金属分别通过接触孔与导电多晶欧姆接触
  • 电荷耦合功率mosfet器件及其制造方法
  • [实用新型]电荷耦合功率MOSFET器件-CN201720412542.9有效
  • 朱袁正;叶鹏;刘晶晶 - 无锡新洁能股份有限公司
  • 2017-04-19 - 2017-12-01 - H01L29/78
  • 本实用新型涉及一种电荷耦合功率MOSFET器件,包括有源区、栅极引出区和终端保护区,有源区和栅极引出区设有第一沟槽,终端保护区设有第二沟槽;第一沟槽内设有第一导电多晶和第二导电多晶,第一导电多晶和第二导电多晶由第二绝缘氧化层隔离;第二沟槽内淀积有第三导电多晶和第四导电多晶,第三导电多晶和第四导电多晶由第二绝缘氧化层隔离;导电多晶上方覆盖绝缘介质层,绝缘介质层上设置导电多晶的接触孔,器件上方设有源极金属和栅极金属,源极金属和栅极金属分别通过接触孔与导电多晶欧姆接触
  • 电荷耦合功率mosfet器件
  • [实用新型]一种用于多晶生产的破碎筛分磁选系统-CN202222985976.1有效
  • 王跃强;时梁 - 四川博利琦自动化设备有限公司
  • 2022-11-10 - 2023-04-18 - B02C21/00
  • 本实用新型公开了一种用于多晶生产的破碎筛分磁选系统,属于多晶加工设备技术领域,以解决现有的多晶在加工的过程中需要进行多次的转运,在转运的过程中会有大量粉尘产生,也容易对多晶造成污染的问题,包括多晶破碎机、多级筛分机和多级磁选机,多级筛分机的底端安装有底座,多晶先通过多晶破碎机3进行破碎作业,然后经过多级筛分机5的筛分,最后经过多级磁选机7进行磁选除杂作业,由此即可得到所需的多晶,由此来减少多晶在生产过程中出现的转运次数,从而提高生产的效率,通过除尘结构6对生产过程中产生的粉尘进行收集作业,而且也能够防止最终得到的多晶中含有粉尘,从而保证多晶的质量。
  • 一种用于多晶生产破碎筛分磁选系统

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top