[发明专利]用于排除凹陷区形成的方法在审
| 申请号： | 202210007123.2 | 申请日： | 2022-01-05 |
| 公开（公告）号： | CN115083998A | 公开（公告）日： | 2022-09-20 |
| 发明（设计）人： | 曾郁雯;刘珀玮;施宏霖;杨宗谕;杨宗桦;张煜群 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/763 | 分类号： | H01L21/763;H01L27/11517 |
| 代理公司： | 北京泰吉知识产权代理有限公司 11355 | 代理人： | 史瞳 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于排除凹陷区形成的方法，其包括：形成一隔离层；形成一导电层，其与所述隔离层具有一上倾斜边界，使得所述导电层具有一部分，其位于所述隔离层在所述上倾斜边界处的一部分的上方；回蚀刻所述隔离层；以及在回蚀刻所述隔离层之后，回蚀刻所述导电层，使得经蚀刻的导电层的一顶表面是位于低于经蚀刻的隔离层的顶表面的一水平。 | ||
| 搜索关键词： | 用于 排除 凹陷 形成 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210007123.2/，转载请声明来源钻瓜专利网。
- 上一篇：天线水平展开试验装置及方法
- 下一篇：半导体特征件
- 同类专利
- 用于制造埋层层结构的方法和相应的埋层层结构-202180072460.3
- H·韦伯;M·施瓦茨 - 罗伯特·博世有限公司
- 2021-10-25 - 2023-06-27 - H01L21/763
- 本发明提出一种用于制造埋层层结构的方法和一种相应的埋层层结构。所述方法具有步骤：提供由衬底材料构成的、第一导电类型(n)的单晶衬底(S)，所述单晶衬底具有上侧(O)和下侧(S)；在所述上侧(O)中或者在所述单晶衬底(S)的上侧(O)上的框架结构(MS)中形成至少一个凹陷部(V)，所述凹陷部具有至少一个壁区域(W)和底部(B)，其中，所述单晶衬底(S)至少在所述至少一个凹陷部(V)的底部(B)处裸露；在所述至少一个凹陷部(V)和所述至少一个凹陷部(V)的外围区域中形成由所述衬底材料构成的、第二导电类型(p)的第一层(P1)，所述第二导电类型的第一层至少在所述单晶衬底(S)的裸露的上侧(O)上在所述凹陷部(V)的底部(B)处单晶地形成；在所述第二导电类型(p)的第一层(P1)上外延生长由所述衬底材料构成的、所述第一导电类型(n)的至少一个第一层(N1)，所述第一导电类型的至少一个第一层在所述第一层(P1)的单晶区域上单晶地生长，以至少区域式地填充所述凹陷部(V)；将得到的结构背面减薄，从而所述第二导电类型(p)的第一层(P1)形成第一埋层并且所述第一导电类型(n)的第一层(N1)形成集成式电路元件(SE1)的第一形成区域，所述第一形成区域至少区域式地盆形地被所述第一埋层层结构包围。
- 用于排除凹陷区形成的方法-202210007123.2
- 曾郁雯;刘珀玮;施宏霖;杨宗谕;杨宗桦;张煜群 - 台湾积体电路制造股份有限公司
- 2022-01-05 - 2022-09-20 - H01L21/763
- 一种用于排除凹陷区形成的方法，其包括：形成一隔离层；形成一导电层，其与所述隔离层具有一上倾斜边界，使得所述导电层具有一部分，其位于所述隔离层在所述上倾斜边界处的一部分的上方；回蚀刻所述隔离层；以及在回蚀刻所述隔离层之后，回蚀刻所述导电层，使得经蚀刻的导电层的一顶表面是位于低于经蚀刻的隔离层的顶表面的一水平。
- 用于在通用衬底上的装置集成的植入式隔离-202111160020.1
- 西瓦·P·阿度苏米利;M·莱维;黄正铉 - 格芯（美国）集成电路科技有限公司
- 2021-09-30 - 2022-06-03 - H01L21/763
- 本申请涉及用于在通用衬底上的装置集成的植入式隔离，揭示了包括集成在半导体衬底上的诸如晶体管的装置的结构，以及形成包括集成在半导体衬底上的诸如晶体管的装置的结构的方法。第一晶体管形成在半导体衬底的第一装置区中，以及第二晶体管形成在半导体衬底的第二装置区中。第二晶体管包括在半导体衬底上的层堆栈，且层堆栈包括由III‑V族化合物半导体材料构成的层。多晶层包括位于第一装置区下方的半导体衬底中的区段。
- 具有多晶有源区填充形状的结构以及相关方法-202110911819.3
- M·D·莱维;S·P·阿杜苏米利;贾加尔·辛格 - 格芯（美国）集成电路科技有限公司
- 2021-08-10 - 2022-02-22 - H01L21/763
- 本公开涉及一种具有多晶有源区填充形状的结构以及相关方法。一种结构包括绝缘体上半导体(SOI)衬底，该SOI衬底包括半导体衬底、位于半导体衬底之上的掩埋绝缘体层和位于掩埋绝缘体层之上的SOI层。至少一个多晶有源区填充形状位于SOI层中。多晶隔离区可以位于掩埋绝缘体层下方的半导体衬底中。在提供至少一个多晶有源区填充形状的情况下，该至少一个多晶有源区填充形状在多晶隔离区之上横向对准。在提供多晶隔离区的情况下，多晶隔离区可以延伸到半导体衬底中的不同深度。
- 多晶填充形状和选择性有源器件下方具有多晶隔离区的结构及相关方法-202110924121.5
- M·D·莱维;S·P·埃杜苏米利 - 格芯（美国）集成电路科技有限公司
- 2021-08-12 - 2022-02-22 - H01L21/763
- 本发明涉及多晶填充形状和选择性有源器件下方具有多晶隔离区的结构及相关方法。一种结构包括绝缘体上半导体(SOI)衬底，其包括半导体衬底、位于半导体衬底上方的掩埋绝缘体层和位于掩埋绝缘体层上方的SOI层。该结构还包括第一有源器件和第二有源器件。至少一个多晶有源区填充形状位于SOI层中。多晶隔离区位于掩埋绝缘体层下方的半导体衬底中。多晶隔离区位于第一有源器件下方，但不位于第二有源器件下方。多晶隔离区延伸到半导体衬底中的不同深度。第一和第二有源器件可以包括单晶有源区，第三多晶有源区也可以位于多晶隔离区上方的SOI层中。
- 在浅沟槽隔离区中具有多晶本体的场效应晶体管-202110611753.6
- M·J·阿布-哈利勒;史蒂芬·M·宣克;M·莱维;R·克里什纳萨米;约翰·J·艾利斯-蒙纳翰;安东尼·K·史塔佩尔 - 格芯（美国）集成电路科技有限公司
- 2021-06-02 - 2021-12-07 - H01L21/763
- 本发明涉及在浅沟槽隔离区中具有多晶本体的场效应晶体管，揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。在半导体衬底中形成浅沟槽隔离区。在该浅沟槽隔离区中形成沟槽，以及在该浅沟槽隔离区的该沟槽中形成本体区。该本体区由多晶半导体材料组成。
- 一种低应力多晶硅半介质隔离槽的制备方法-202011026810.6
- 王冰茹;张明浩;徐昊;陶利;张伟;高博 - 华东光电集成器件研究所
- 2020-09-25 - 2021-01-26 - H01L21/763
- 本发明公开一种低应力多晶硅半介质隔离槽的制备方法，包括以下步骤：取P型硅晶圆片作为基片，清洗基片，去除基片表面污垢；在基片顶面生长氧化层；在氧化层顶面生长氮化硅薄膜，氮化硅薄膜与氧化层共同作为介质层；通过光刻工艺在介质层制备隔离槽图形，腐蚀隔离槽图形区域的介质层；对隔离槽图形区域的基片进行刻蚀，形成隔离槽；在隔离槽的底面与侧壁生长二氧化硅氧化层；在隔离槽内进行多晶硅填充，并进行退火处理，去除多晶硅内部应力；通过CMP工艺，抛光去除氮化硅薄膜表面的多晶硅；采用湿法腐蚀去除介质层，得到所述低应力多晶硅半介质隔离槽；该方法突了SOI全介质隔离槽工艺复杂性，易实现隔离功能，且成本低，易于推广应用。
- 一种制作半导体器件的方法-201310520112.5
- 陈勇 - 中芯国际集成电路制造（上海）有限公司
- 2013-10-29 - 2015-04-29 - H01L21/763
- 本发明公开了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；图案化所述氮化硅层、垫氧化层和部分的半导体衬底，以形成浅沟槽；在所述垫氮化物层和所述浅沟槽的底部以及侧壁上形成硅种子层；在所述浅沟槽中填充HARP氧化物层；执行退火工艺以致密化所述HARP氧化物层。根据本发明的制造工艺在形成HARP氧化物之前在浅沟槽中先形成一层硅种子层可以避免在采用退火工艺处理半导体器件之后使得硅的关键尺寸缩小的问题，同时还可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。
- 直接接触的沟槽结构-201110254322.5
- B.埃拉塔里;F.希尔勒 - 英飞凌科技股份有限公司
- 2011-08-31 - 2012-03-21 - H01L21/763
- 直接接触的沟槽结构。半导体结构包括第一导电性的半导体基板、基板上的第二导电性的外延层以及夹置在基板和外延层之间的第二导电性的埋层。第一沟槽结构穿过外延层和埋层延伸到基板且包括侧壁绝缘和在第一沟槽结构的底部与基板电学接触的导电材料。第二沟槽结构穿过外延层延伸到埋层且包括侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的导电材料。绝缘材料的区域横向地从第一沟槽结构的导电材料延伸到第二沟槽结构的导电材料且纵向地延伸到基本第二沟槽结构的深度。
- 深硅隔离槽形成方法-201010589341.9
- 陈杰;陈正才;肖志强;李幸和 - 无锡中微晶园电子有限公司
- 2010-12-15 - 2011-06-01 - H01L21/763
- 本发明涉及一种5μm深硅隔离槽形成方法，其包括如下步骤：a、提供衬底及位于衬底上的掩蔽层；b、在所述掩蔽层上涂布光刻胶，并在掩蔽层上形成掩蔽层窗口；c、刻蚀所述掩蔽层窗口底部的掩蔽层；d、去除掩蔽层上的光刻胶；e、对衬底进行等离子体反应刻蚀，在衬底上得到隔离槽，隔离槽的深度为4.95～5.05μm；f、对所述衬底及掩蔽层利用混合酸溶液进行清洗；g、在衬底的隔离槽内淀积隔离介质，所述隔离介质填充于隔离槽内，并覆盖于掩蔽层的表面；h、去除所述掩蔽层表面的隔离介质，得到位于隔离槽内的隔离介质；i、去除所述衬底表面的掩蔽层，形成具有隔离槽的衬底。本发明工艺步骤简单，采用常规腐蚀设备，降低加工成本，提高了隔离电压，稳定可靠。
- 填充高纵横比沟槽隔离区的方法和所得的结构-200780003650.X
- 加罗·J·戴德里安 - 美光科技公司
- 2007-01-03 - 2009-02-25 - H01L21/763
- 一种填充高纵横比沟槽隔离区的方法，其实现较好的间隙填充特性，且避免所述隔离区中的孔隙和接缝。所述方法包含以下步骤：形成沟槽；在所述沟槽的底部和侧壁上形成氧化物层；蚀刻所述氧化物层以使所述沟槽的所述底部暴露；在所述沟槽的所述底部上提供外延硅层；以及在所述外延硅层上提供高质量氧化物化学气相沉积层。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
