[发明专利]一种占空比校准电路及方法在审
| 申请号： | 202110698884.2 | 申请日： | 2021-06-23 |
| 公开（公告）号： | CN113364434A | 公开（公告）日： | 2021-09-07 |
| 发明（设计）人： | 海亚;刘飞;霍宗亮;叶甜春 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H03K5/156 | 分类号： | H03K5/156 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 柳虹 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供了一种占空比校准电路及方法，包括脉宽检测模块和控制电路，脉宽检测模块可以对输入的待校准时钟信号的频率信息进行检测，以便控制电路根据检测得到的结果自动配置延迟单元中相应的延迟路径，将待校准时钟信号输入至该延迟路径进行时间延迟检测出待校准时钟信号脉宽并得到其占空比信息，之后脉宽扩展模块和脉宽细调模块对待校准时钟信号的占空比进行调整，最终得到占空比校准后的时钟信号。本申请实施例提供的占空比校准电路能够根据待校准时钟信号的频率自动配置合适的延迟路径，并且多种延迟路径能够实现在满足不同频率信号和电路不同的工作环境下的占空比校准精度的情况下，减小电路的占用面积，优化电路性能，降低成本。 | ||
| 搜索关键词： | 一种 校准 电路 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110698884.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 占空比调整方法、控制器芯片及闪存设备-201980089886.2
- 李由;洪瑞徽;喻军;王国宇 - 华为技术有限公司
- 2019-01-30 - 2023-10-20 - H03K5/156
- 一种占空比调整方法、控制器芯片(101)及闪存设备(1000)，控制器芯片(101)当前向存储阵列(11)发送信号，该信号经过焊盘(102)后被送出控制器芯片(101)。焊盘(102)将该送出去的信号作为环回信号反馈给控制器芯片(101)，由控制器芯片(101)根据该环回信号调整存储在控制器芯片(101)内的时延参数。之后，控制器芯片(101)向存储阵列(11)发送信号时，依据调整后的时延参数调整向存储阵列(11)发送的信号的上升沿和下降沿。该过程中，环回信号包含板级走线、控制器芯片(101)与存储阵列(11)的互联信号质量信息、控制器芯片(101)自身输出的占空比等信息，依据该环回信号能够准确调整存储在控制器芯片(101)内的上升沿时延参数和下降沿时延参数，能够使得后续输入至存储阵列(11)的输入端的信号的占空比与预设占空比的差值满足预设范围。
- 一种脉冲密度值信号转换电路-202310922158.3
- 夏楠 - 绍兴市上虞区幻想动力机器人科技有限公司
- 2017-03-30 - 2023-10-13 - H03K5/156
- 本发明公开了一种脉冲密度值信号转换电路，包括搜寻模块和对比模块，所述搜寻模块包括低位检验模块和转换模块，低位检验模块的输入端连接计数器，输出端连接转换模块，转换模块的输出端连接对比模块的输入端，对比模块的输入端还连接脉冲密度值信号，对比模块的输出端为脉冲密度值信号转换电路的输出端；搜寻模块的功能是找到计数器i最低位的1的位置，然后将除这位外全部清零；低位检验模块检测每一位比它低的位上有没有1，转换模块将或门的输出通过非门和i输入与门得到输出o，最后通过对比模块对比得到输出信号。本方案可以使输出电压更加均匀平滑。
- 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法-202111274815.5
- 孙丹;纪亚飞;黄策策;杨鑫 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2021-10-29 - 2023-10-03 - H03K5/156
- 本发明公开了一种宽范围低抖动高精度时钟信号占比稳定器电路，原始时钟信号通过脉冲产生电路产生对应占空比的窄脉冲信号，窄脉冲信号一路进入到电容放电电流调节电路中，一路进入脉冲检测还原电路，两路窄脉冲信号通过脉冲检测还原电路生成还原方波，并进入到电容放电电流调节电路中，调节反相器输出三角波信号下降的斜率大小，三角波信号进入时钟信号整形电路进而调节窄脉冲信号的相位，最后两路窄脉冲信号经过脉冲检测还原电路产生占空比为1:1的还原方波。该电路很好地解决了输入时钟占空比问题，为转换器内核电路提供准确的时钟信号。本发明还提供一种采用宽校准范围低抖动高精度时钟信号占比稳定器电路实现的时钟信号调节方法。
- 一种电磁波理疗仪-202310720335.X
- 刘鹏飞 - 北京鹏威灵水科技有限公司
- 2023-06-16 - 2023-09-29 - H03K5/156
- 本发明公开了一种电磁波理疗仪，属于电磁波理疗领域；在发生器模块中设置一个可调频率的正弦波发生器，然后正弦波发生器通过第一开关连接第一转换电路，这样可以得到方波，要想改变方波频率或波长时，只需要改变正弦波发生器产生的正弦波的频率或波长，无需在第一转换电路中改变方波的频率或波长。同理，第一转换电路通过第二开关连接第二转换电路，只需要通过正弦波发生器就可以改变三角波的频率或波长。因此用户在使用时，只需要通过波形选择开关选择相应档位，以控制第一开关和第二开关的通断，即可得到正弦波、方波和三角波的一种，控制简单，成本较低，且能满足了用户需要多种波形的需求。
- 一种短锁定时间的DCC电路-202310864832.7
- 唐鹤;张启帆;杨普滋 - 电子科技大学
- 2023-07-14 - 2023-09-29 - H03K5/156
- 本发明属于集成电路技术领域，具体涉及一种短锁定时间的DCC电路。本发明包括时钟缓冲模块和时钟反馈模块；所述时钟缓冲模块用于将输入的外部时钟信号处理为经过了占空比调节的时钟信号进行输出，所述时钟反馈模块的输出为时钟缓冲模块的输出，时钟反馈模块用于对时钟缓冲模块输出的时钟信号进行占空比信息采集及反馈，时钟反馈模块的输出为时钟缓冲模块的输入。本发明通过可控电流源的控制，使电路能够快速到达稳定工作点，之后采用大时间常数的RC网络进行细调节，实现快速锁定时钟占空比的功能。
- 信号转换电路-202210258618.2
- 叶建祖;刘熙恩;谢依峻 - 瑞昱半导体股份有限公司
- 2022-03-16 - 2023-09-26 - H03K5/156
- 本揭示内容提供一种信号转换电路。该信号转换电路包含相位内插器电路以及偏压产生电路。该相位内插器电路用以根据数字信号将多个输入时钟信号转换为输出时钟信号。该偏压产生电路电性耦接于该相位内插器电路，用以根据参考信息产生偏压电压，并用以输出该偏压电压至该相位内插器电路，从而使该输出时钟信号具有与该数字信号的多个位元组态中的一者对应的预设相位，其中该参考信息关联于该相位内插器电路因为温度变异而产生的变化。
- 一种占空比可调电路、芯片及电子设备-202211690436.9
- 张伟 - 海光集成电路设计（北京）有限公司
- 2022-12-27 - 2023-09-01 - H03K5/156
- 本申请提供一种占空比可调电路、芯片及电子设备，占空比可调电路包括：延迟锁相环电路，被配置为接收原始时钟信号，并对所述原始时钟信号进行延迟产生N个相位等差的第一时钟信号；占空比调节电路，与所述延迟锁相环电路电连接，并被配置为接收占空比选择信号，并根据所述占空比选择信号从N个所述第一时钟信号中选择两个目标第一时钟信号，以根据两个所述目标第一时钟信号生成第二时钟信号。基于本申请实施例所提供的占空比可调电路，只需根据需要向占空比可调电路中输出对应的占空比选择信号，即可使得占空比可调电路产生所需占空比的第二时钟信号，实现时钟信号的准确受控调整。
- 用于传送器、接收器的物理层电路及其方法、及通讯系统-201811408632.6
- 呂岳全 - 円星科技股份有限公司
- 2018-11-23 - 2023-08-29 - H03K5/156
- 本发明公开用于传送器的物理层电路及其方法、用于接收器的物理层电路及其方法，以及基于一多导线通讯连线的通讯系统，用于高速序列数据通讯系统，如MIPI C‑PHY中的物理层的编码与解码架构。本发明的实施例包含分别适用于传送器与接收器的物理层电路中的编码链与解码链。其中，传送器的物理层电路包含：一编码链与一并列至序列转换器。该编码链具有复数个串接的编码单元，并且用于接收复数个第一符元，以及将每一个第一符元转换为一个对应的导线状态，从而产生复数个导线状态。该并列至序列转换器耦接于该编码链，用于接收该复数个导线状态，并且序列化该复数个导线状态，以提供一导线状态序列。
- 数字时钟校准方法、无线遥控器及存储介质-202110584365.3
- 姚昌春;宁海波 - 珠海东之尼电子科技有限公司
- 2021-05-27 - 2023-08-18 - H03K5/156
- 本发明公开了一种数字时钟校准方法、无线遥控器及存储介质，应用于嵌入式单片机系统，嵌入式单片机系统设置有低速振荡器OSC1、高速振荡器OSC3、RTC定时器和计数器T16，数字时钟校准方法包括：当RTC定时器发生中断时，启动计数器T16；确定计数器T16在RTC定时器的一个第一中断周期内的第一计数值；根据第一计数值和标定的第二计数值，确定计数误差值和时钟补偿类型；根据第二计数值、计数误差值和时钟补偿类型，进行时钟信号的定时校准。本发明的数字时钟校准方法无需外部高速陶瓷振荡器或外部低速晶体振荡器即可实现数字时钟的校准，成本更低性能稳定，且无需外围的谐振振荡电路，可以节省外围电子元器件，有利于批量生产。
- 一种占空比调整电路及方法-202310504484.2
- 简汎宇;徐忠;郑君华;廖明亮;马亚奇 - 合芯科技（苏州）有限公司
- 2023-05-06 - 2023-08-15 - H03K5/156
- 本发明公开了一种占空比调整电路及方法。本发明采用分频器分频产生用于内插中间相位的原同周期不同相位的脉冲信号，解决了应用中面临的实际问题。结合数字逻辑电路的优化，对内插电路做了新的应用，使用两组内插电路分别对上升沿和下降沿做内插处理，避免了一组内插电路内插波形无法同时兼顾两边沿的困难，最后通过对分频及内插后的脉冲信号进行数字组合逻辑优化，产生了近乎理想的50％占空比的时钟脉冲，从而避免使用delay线等辅助调节方法，简化了内插电路调占空比的思路，降低了电路的复杂度。且本发明的技术方案在应用上不需要外围占空比检测电路，功能上具有宽广的占空比调整范围。
- 时钟信号占空比调节电路及其调节方法-201811607567.X
- 张宁;邱雯婷 - 上海华力集成电路制造有限公司
- 2018-12-27 - 2023-08-11 - H03K5/156
- 本发明公开了一种时钟信号占空比调节电路，包括：输入时钟信号通过转换电路获得第一、第二信号，第一、第二信号分别经第一、第二延时链后获得第一、第二延时信号，第一、第二延时信号分别经第一、第二采样电路采样，第一、第二采样电路分别输出第一、第二温度计码，第一、第二温度计码分别经预设跳变后获得第一、第二跳变温度计码，第一、第二跳变温度计码分别经第一、第二温度计码除2电路获得第一、第二除2温度计码，第一、第二除2温度计码分别通过第一、第二控制单元打开第一、第二开关选通电路,第一、第二开关选通电路的选通结果输入输出组合逻辑电路，输出组合逻辑电路输出时钟信号。本发明不受IO的影响，使IP内部能得到准确时钟占空比。
- 高精度脉冲信号产生装置、FPGA芯片和信号处理设备-202211570059.5
- 王硕;王淋 - 国仪量子（合肥）技术有限公司
- 2022-12-08 - 2023-08-01 - H03K5/156
- 本发明提出了一种高精度脉冲信号产生装置、FPGA芯片和信号处理设备。其中该高精度脉冲信号产生装置包括：脉冲信号产生模块，所述脉冲信号产生模块用于产生第一脉冲信号；并串转换模块，所述并串转换模块用于对所述第一脉冲信号进行并串转换，以输出单比特的第二脉冲信号；延迟调节模块，所述延迟调节模块用于对所述第二脉冲信号进行延迟调节；边沿检测模块，所述边沿检测模块用于对所述第一脉冲信号的上升沿和/或下降沿进行检测，以生成使能信号，并根据所述使能信号对所述延迟调节模块进行使能，以使所述延迟调节模块输出延迟精度可调的脉冲信号。该装置通过延迟调节模块输出延迟精度可调的脉冲信号，使得输出脉冲的精度高，且调节灵活。
- 时钟调整电路及时钟调整方法-201810665448.3
- 陈建文 - 瑞昱半导体股份有限公司
- 2018-06-25 - 2023-08-01 - H03K5/156
- 本案公开了时钟调整电路及时钟调整方法。时钟调整电路用来调整一输入时钟以产生一输出时钟，且包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号是随着该输出时钟之一占空比的平均成分来变化。
- 扩频时钟转换器-202110245221.5
- 戴逸飞;钱浩立 - 默升科技集团有限公司
- 2021-03-05 - 2023-07-28 - H03K5/156
- 一种说明性扩频时钟(SSC)转换器包括：解串器，用于接收具有未经调制的时钟的数据流；耦合至解串器的存储器，用于缓冲该数据流；以及耦合至存储器的串行器，用于利用扩频时钟重传该数据流。一种可在单片集成电路设备上实现的说明性转换方法包括：在未经调制的时钟域中从外部发射器接收数据流；将该数据流存储在缓冲器中；以及利用扩频时钟重传该数据流。此类转换器和方法可被用于说明性系统中，该说明性系统具有：测试模块，用于生成测试数据流并用于分析结果数据流，以在测试模块在未经调制的时钟域中操作时，验证一个或多个被测设备在扩频时钟域中的操作。
- 占空比纠正电路及芯片-202210038381.7
- 方海彬;唐东升 - 合肥格易集成电路有限公司
- 2022-01-13 - 2023-07-25 - H03K5/156
- 本发明提供了一种占空比纠正电路及芯片，在相邻两个比较周期中，使得比较器的第一输入端和第二输入端的电压调换(或者说翻转)，或者使得第一电荷泵模块的输入端和第二电荷泵的输入端的时钟信号调换(或者说翻转)，由此使比较器的两个输入端的输入失调对时钟高低电平的影响相同，消除了占空比调整的固有误差，最终得到占空比更均衡的时钟信号。
- 占空比纠正电路及芯片-202210058526.X
- 方海彬;唐东升 - 合肥格易集成电路有限公司
- 2022-01-13 - 2023-07-25 - H03K5/156
- 本发明提供了一种占空比纠正电路及芯片，增加了预充模块，能够在比较器的每次比较结束后，将电容预充到预定电压，由此能够缩短电荷泵模块对两个充放电节点的充电时间，使得两个充放电节点输出的模拟电压能在下次比较时快速达到比较器能够进行比较的输入电压值，缩短了比较器每次比较所需的启动时间，且使得占空比纠正电路本身环路的响应时间和稳定时间均得以缩短，最终提高了时钟占空比校准效率，有利于信号的传输速率的提高。
- 参考时钟占空比校准电路-201880094456.5
- 杨祎;闵卿;陈东海 - 华为技术有限公司
- 2018-06-15 - 2023-07-11 - H03K5/156
- 本发明公开了一种参考时钟占空比校准电路，该电路包括低噪声低压差稳压器、振荡电路、占空比调节电路和占空比校准电路。参考时钟占空比校准电路的占空比检测电路检测占空比调节电路输出的参考时钟信号的占空比，当确定该参考时钟信号的占空比偏离预设占空比时，上述占空比检测电路调整其输出信号的幅值，通过数模转换电路的输出电压和低噪声低压差稳压器的输出电压以调节占空比调节电路输出的参考时钟信号的占空比。采用本发明的参考时钟占空比校准电路能够有效改善参考时钟的噪声，提高通信性能。
- 时钟占空比调整电路及其方法-202310315763.4
- 张玲;李超;张任伟 - 南京奕斯伟计算技术有限公司;北京奕斯伟计算技术股份有限公司
- 2023-03-28 - 2023-06-30 - H03K5/156
- 本公开提供了一种时钟占空比调整电路及其方法，该时钟占空比调整电路包括第一调整子电路，配置为获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号，并基于时钟输入信号，对第一待调整时钟信号和第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；其中，第一待调整时钟信号和第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；以及第二调整子电路，配置为对第一输出时钟信号、第二待调整时钟信号和第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，第二输出时钟信号为50％占空比的时钟信号。
- 占空比自校正电路、频率倍增器和电子设备-202211589912.8
- 徐华超 - 广州安凯微电子股份有限公司
- 2022-12-12 - 2023-06-23 - H03K5/156
- 本申请涉及一种占空比自校正电路、频率倍增器和电子设备。所述占空比自校正电路包括：调节电路和控制电路；调节电路，用于在控制电路的控制下，对输入时钟信号的占空比进行调节得到第一时钟信号；控制电路，用于确定第一时钟信号的占空比状态，并根据第一时钟信号的占空比状态控制调节电路进行调节，以使第一时钟信号的占空比状态符合预设条件。采用该占空比自校正电路能够实现对频率倍增器的输入时钟信号的占空比进行自动校正。
- 基于重新定时的时钟生成和残余边带(RSB)增强电路-201780056118.8
- A·保尔;庄敬承;陈新华;R·斯里达拉 - 高通股份有限公司
- 2017-09-13 - 2023-06-16 - H03K5/156
- 本公开的特定方面总体涉及用于生成时钟信号的方法和装置。例如，本公开的特定方面提供了一种时钟生成电路。时钟生成电路可以包括与第二晶体管(404)级联连接的第一晶体管(402)，其中电路的输入时钟(Clk_in)节点耦合到第一和第二晶体管的栅极。时钟生成电路还可以包括分频器电路(406)，其具有耦合到输入时钟节点的输入，其中分频器电路的输出(Div_out)耦合到第二晶体管的源极，并且其中电路的输出节点(Clk_out)耦合到第一和第二晶体管的漏极。
- 一种带有电容的LVDS预加重时钟驱动电路-202310128715.4
- 冯向明;曲明;王君从;魏红涛;翟越;龚立霖;王海东;宋明宇 - 中国电子科技集团公司第五十四研究所
- 2023-02-17 - 2023-06-13 - H03K5/156
- 本发明涉及一种带有电容的LVDS预加重时钟驱动电路，属于微电路结构领域。本发明包括LVDS主体信号结构通路和预加重信号通路，其中预加重信号通路中增加电容。LVDS主体通路的输入信号同预加重通路的输入信号相连接，同样LVDS主体通路的输出信号同预加重通路的输出信号相连接。本发明具有结构简单、效率高、功耗较低的优点。
- 受限的占空比校正电路-201710406080.4
- 文卡塔·拉马·穆罕·拉第·穆拉卡;费拉斯·N·阿布格扎雷;卢比·马赛·托马斯 - 恩智浦美国有限公司
- 2017-06-01 - 2023-06-06 - H03K5/156
- 一种占空比校正电路具有包括串联耦合到一起的多个电流饥饿型反相器的延迟线。第一电流饥饿型反相器的输入接收输入时钟信号。相对较弱的反相器与电流饥饿型反相器中的每一个电流饥饿型反相器并联耦合。具有运算放大器的低通滤波器具有耦合到延迟线的输出的差分输入，以接收输出时钟信号。运算放大器的单端输出耦合到电流饥饿型反相器中的每一个电流饥饿型反相器的电流源和电流吸收器晶体管，以控制由延迟线提供的延迟量。低通滤波器校正所述输入时钟信号的所述占空比，以使得输出时钟信号具有50％占空比。相对较弱的并联连接的反相器确保在电流饥饿型反相器无法转变的情况下没有时钟脉冲被跳过。
- 一种电路及一种电路偏差校准的方法-202310153566.7
- 刘飞;王泳珊;霍宗亮 - 中国科学院微电子研究所
- 2023-02-17 - 2023-05-05 - H03K5/156
- 在本申请中公开了一种电路及一种电路偏差校准的方法，应用于信号校准领域，该电路包括：相位检测器、偏差校准电路及占空比校准电路。相位检测器用于检测时钟信号与数据信号间的相位关系。偏差校准电路用于基于时钟信号与数据信号间的相位关系，以时钟信号作为参考信号，对数据信号的时序偏差进行校准。占空比校准电路用于对已完成时序偏差校准的时钟信号及数据信号进行占空比校准。偏差校准电路还用于当时钟信号及数据信号完成占空比校准，对时钟信号进行目标角度的相移。本申请还公开了一种电路偏差校准的方法，能够实现对于占空比失调信号进行时序偏差校准。
- 相位内插器与相位缓冲器电路-202210413343.5
- 李元胜;刘曜嘉 - 瑞昱半导体股份有限公司
- 2022-04-20 - 2023-05-05 - H03K5/156
- 本公开涉及相位内插器与相位缓冲器电路。相位内插器包含多个相位内插器电路系统。多个相位内插器电路系统响应多个相位控制位与多个时钟信号自输出节点产生输出时钟信号。多个时钟信号的相位彼此不同。每一相位内插器电路系统包含多个相位缓冲器电路。每一相位缓冲器电路根据该些相位控制位中的第一与第二位导通，以根据多个时钟信号中的对应时钟信号产生输出时钟信号中的信号分量。每一相位缓冲器电路包含第一与第二电阻，并根据对应时钟信号传输第一与第二电压中的一者至输出节点，其中第一电压经由第一电阻传输至输出节点，且第二电压经由第二电阻传输至输出节点。
- 一种低摆幅至高摆幅时钟信号转换电路-201910104748.9
- 夏韬;白睿;王心;陈学峰 - 光梓信息科技（上海）有限公司
- 2019-02-01 - 2023-04-28 - H03K5/156
- 本发明提供一种低摆幅至高摆幅时钟信号转换电路，包括偏压提供电路，用于提供偏置电压；轨到轨放大电路，连接于偏压提供电路，用于将低摆幅时钟信号进行轨到轨放大后产生高摆幅时钟信号以输出，同时根据偏置电压及反馈调节信号使其输出电压直流工作点的电位等于逻辑阈值电平；输出电路，连接于轨到轨放大电路，用于将其直流输出电平嵌位在所述逻辑阈值电平处，以自动将所述高摆幅时钟信号的占空比纠正为50％，实现满摆幅输出；反馈调节电路，连接于输出电路及轨到轨放大电路之间，用于根据所述输出电路的直流输入电平及直流输出电平，产生所述反馈调节信号以输出。通过本发明所述转换电路，满足了深亚微米CMOS工艺的要求。
- 一种带自校准结构的可调方波延时电路-202310062981.1
- 王天凯;张瑛;张军辉 - 南京邮电大学
- 2023-01-17 - 2023-04-14 - H03K5/156
- 一种带自校准结构的可调方波延时电路，利用上升沿延时复用的方式实现对方波双边即上升沿和下降沿的等时长的延时，保证了输入输出方波的占空比一致，并且能够屏蔽PVT变化带来的影响；利用自校准结构减小工艺偏差等非理想因素产生的延时误差；利用DAC控制延时时间，可以实现高分辨率延时调节，实现一种稳定可调的方波延时电路。
- 延迟电路和包括该延迟电路的时钟误差校正装置-202211222707.8
- 李晛燮;申殷昔;崔荣暾;朴俊容;赵泫润;崔桢焕 - 三星电子株式会社
- 2022-10-08 - 2023-04-14 - H03K5/156
- 一种用于时钟信号的延迟电路，包括第一信号发生器、第一反相电路、第二信号发生器和第二反相电路。第一信号发生器被配置为基于延迟码生成多个第一开关信号。第一反相电路包括多个第一反相器，其分别响应于多个第一开关信号而选择性地开启，并且被配置为调节时钟信号的第一边沿和第二边沿两者的第一延迟时间。第二信号发生器被配置为基于占空比码生成多个第二开关信号。第二反相电路包括多个第二上拉单元和多个第二下拉单元，多个第二上拉单元中的相应的第二上拉单元或多个第二下拉单元中的相应的第二下拉单元响应于多个第二开关信号中的相应的第二开关信号而选择性地开启。第二反相电路被配置为调节时钟信号的第一边沿、第二边沿、或第一边沿和第二边沿两者的第二延迟时间。
- 一种LLC谐振芯片占空比对称性控制电路-202222823134.6
- 余庚先;欧阳正良;肖伟 - 深圳朗特智能控制股份有限公司
- 2022-10-25 - 2023-04-14 - H03K5/156
- 本实用新型公开了一种LLC谐振芯片占空比对称性控制电路，包括：第一电容、波形调整单元与LLC谐振芯片；所述第一电容的一端与所述LLC谐振芯片连接，所述第一电容的另一端接地，所述波形调整单元与所述第一电容并联。本实用新型通过所述波形调整单元根据所述LLC谐振芯片输出的第三波形调整所述第一电容的充电时间以调整所述第一波形，进而使所述LLC谐振芯片输出的第一波形与所述第二波形对称，即通过对LLC谐振芯片内部驱动波形的初始状态进行修改，以使谐振变换器内初次级电流平衡，且本实用新型只需调节充电时间这一个参数，调试过程简单。
- 占空比校正装置、方法和时钟电路-202211108612.3
- 杨大浩;孙琯琇;林钟勋;张俊瑞;郑尧韩;洪在亨;黄炳柱 - 爱思开海力士有限公司
- 2022-09-13 - 2023-04-11 - H03K5/156
- 本公开涉及占空比校正装置、方法和时钟电路。占空比校正装置包括占空比校正电路和占空比控制电路。占空比校正电路基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比，以生成输出时钟信号。占空比控制电路通过检测输出时钟信号的占空比来生成占空比控制信号，当占空比校正完成时生成占空比校正完成信号，并且当占空比校正完成信号在早于参考时间的定时被激活时，通过激活占空比分辨率控制信号来重新校正输入时钟信号的占空比。
- 占空比校正电路-201811378844.4
- 李贤培 - 爱思开海力士有限公司
- 2018-11-19 - 2023-04-11 - H03K5/156
- 本发明提供了一种占空比校正电路。占空比校正电路可以包括被配置成根据锁定信号来校正外部时钟信号的占空比的校正电路。占空比校正电路可以包括锁定信号检测电路，锁定信号检测电路被配置成使用在半导体电路中产生的内部时钟信号来产生用于校正所述外部时钟信号的占空比的锁定信号。
- 专利分类
