[发明专利]一种便于操作的烧录治具在审
| 申请号： | 202011189237.0 | 申请日： | 2020-10-30 |
| 公开（公告）号： | CN112216317A | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | 柯杰 | 申请（专利权）人： | 昆山科速达电子科技有限公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;B25B11/00 |
| 代理公司： | 北京盛凡智荣知识产权代理有限公司 11616 | 代理人： | 李青 |
| 地址： | 215000 江苏省苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种便于操作的烧录治具，包括升降液压缸、移动架、放置工作盘、调节卡板、移动板体、橡胶卡接槽、弹簧连接座、卡接弹簧、上下槽片和里内板，所述底座的上方一侧位置处设置有连接柱，且连接柱的左右两侧位置处均设置有限位杆，通过设置的调节卡板使得设备可以适用于不同长度和宽度的烧录工件的卡接固定，利用橡胶卡接槽的作用使得设备可以适用于不同厚度的烧录工件的卡接固定，这样就使得设备在工作的时候不会因为不同的工件其大小均不相同无法进行调整，避免了传统的治具只能满足一种工件的卡接操作，这样在车间操作的时候内部具不需要准备多个不同型号的治具，一种治具即可满足不同生产的需要，降低了了生产的成本。 | ||
| 搜索关键词： | 一种 便于 操作 烧录治具 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于昆山科速达电子科技有限公司，未经昆山科速达电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011189237.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于互联网大数据的信息处理系统
- 下一篇：一种防破碎土豆输送泵
- 同类专利
- 带电可擦可编程只读存储器的数据读取方法及装置-202110822821.3
- 操四胜;刘启武;赵寰;王映娟;李珣;张明勇;张东;周广飞;赵勇 - 四川虹美智能科技有限公司
- 2021-07-21 - 2023-04-25 - G11C7/00
- 本说明书实施例提供一种带电可擦可编程只读存储器的数据读取方法，包括：在接收到数据获取请求时，确定待读取存储器的型号、第一起始地址、读取数量和第二起始地址；根据所述待读取存储器的型号进行写操作，所述写操作用于将包含所述第一起始地址的写操作信息发送至所述待读取存储器；采用顺序读的方式从所述待读取存储器的所述第一起始地址开始读取，连续读取所述读取数量的数据，并根据所述第二起始地址将所读取的数据存储至所述主芯片单元的存储数组中。本发明采用顺序读的方式，可以提高读Eeprom的效率和读取速度，且适用于各种型号的Eeprom，具有通用性。
- 具有单独的存储器读取、编程和擦除的闪存存储器阵列-201780030450.7
- X.郭;F.M.巴亚特;D.斯特鲁科夫;N.杜;H.V.陈;V.蒂瓦里 - 硅存储技术公司;加州大学评议会
- 2017-04-23 - 2023-04-07 - G11C7/00
- 本发明公开了一种提供单独的存储器单元读取、写入和擦除的存储器设备。在以行和列布置的存储器单元的阵列中，每列存储器单元包括列位线、用于偶数行单元的第一列控制栅极线和用于奇数行单元的第二列控制栅极线。每行存储器单元包括行源极线。在另一个实施方案中，每列存储器单元包括列位线和列源极线。每行存储器单元包括行控制栅极线。在另一个实施方案中，每列存储器单元包括列位线和列擦除栅极线。每行存储器单元包括行源极线、行控制栅极线和行选择栅极线。
- 一种读取数据的电路、非易失存储器以及读取数据的方法-201910087625.9
- 黄鹏;邓龙利 - 合肥格易集成电路有限公司;兆易创新科技集团股份有限公司
- 2019-01-29 - 2023-04-07 - G11C7/00
- 本发明提供了一种读取数据的电路、非易失存储器以及读取电路的方法。所述电路应用于非易失存储器，所述非易失存储器包括存储单元，所述电路包括：灵敏放大器、锁存器、锁存器管理模块、逻辑电路、以及数据输出模块，所述灵敏放大器的个数和所述锁存器的个数分别是所述数据输出模块输出的数据个数的整偶数倍，所述逻辑电路与所述存储单元的位线和所述灵敏放大器分别连接，所述灵敏放大器与所述逻辑电路和所述锁存器分别连接，所述锁存器与所述灵敏放大器和所述锁存器管理模块分别连接，所述锁存器管理模块与所述锁存器和所述数据输出模块分别连接，所述数据输出模块与所述锁存器管理模块连接。
- 存内计算设备及其数据处理方法-202080102722.1
- 张雅文;关天婵;范小鑫;王雨豪;郑宏忠;李双辰;柳春笙 - 阿里巴巴集团控股有限公司
- 2020-09-07 - 2023-03-21 - G11C7/00
- 本公开涉及一种存内计算设备。该存内计算设备包括存储器阵列和计算电路，存储器阵列被配置为存储数据，计算电路被配置为执行指令集以使存内计算设备执行以下步骤：基于来自主机的配置在包括第一和第二排序模式的多个计算模式之间进行选择，主机与存内计算设备通信耦合；访问存内计算设备的存储器阵列中的数据元素；在第一或第二排序方式下，将该数据元素中的前K个数据元素输出到存储器阵列或主机。K在第一排序模式被选择的情况下为大于阈值的整数，在第二排序模式被选择的情况下为小于或等于阈值的整数。
- 一种生产专用烧录器-202223016923.5
- 候东霞 - 惠州市固邦龙自动化设备有限公司
- 2022-11-14 - 2023-01-17 - G11C7/00
- 本实用新型公开一种生产专用烧录器，包括操作台、滑板、固定装置和夹板，本实用新型通过在操作台顶部设置侧板和夹紧件，在操作台顶部开设有滑槽，滑槽内部设置有螺纹杆，螺纹杆侧端贯穿伸出操作台侧壁并连接有转钮，在滑槽内部还设置有滑板，滑板顶部设置有烧录触点，螺纹杆旋转贯穿滑板侧壁的螺纹孔，通过转动转钮带动螺纹杆旋转，利用丝杆结构推动滑板带动烧录触点水平移动，方便对触点位置进行调节以适配不同型号的工件。
- 用于存储器控制的方法和系统-202080077741.3
- 牛迪民;段立德;肖志斌;王雨豪;范小鑫 - 阿里巴巴集团控股有限公司
- 2020-11-16 - 2022-07-19 - G11C7/00
- 本申请公开了用于提高存储器控制的方法和系统。本申请的一个存储器架构包括多个存储器单元和接口。所述多个存储器单元中的相应存储器单元被配置为PIM架构。所述接口包括多条线。所述接口耦合在耦合在所述多个存储器单元和主机之间。所述接口用于经由所述多条线从主机接收一个或多个信号。所述多个存储器单元中的相应存储器单元耦合到所述多条线中的相应线，并且，所述相应存储器单元还通过接口接收所述一个或多个信号中的相应信号以便于被所述主机单独选择。
- 一种配合烧录仪使用的治具-202122445319.3
- 刘强兵;吕旭钢 - 成都迅达光电有限公司
- 2021-10-11 - 2022-06-14 - G11C7/00
- 本实用新型公开了一种配合烧录仪使用的治具，属于烧录仪治具领域，一种配合烧录仪使用的治具，包括烧录座，所述烧录座顶部依次设有铰接件、烧录板及卡座，其中卡座内部设有条形卡件，所述条形卡件上插接有用于回弹的弹性卡件，所述条形卡件一端套接有用于调节条形卡件伸缩的压杆，所述烧录座侧面设有条形孔，所述烧录座顶部一侧与铰接件固定连接，两个所述铰接件之间铰接有压板，烧录板底部设置的弹簧座与烧录座顶部设置的插孔插接，所述烧录板顶部的中部设有用于安装烧录仪的第一安装槽，它可以实现，对不同烧录仪及需要烧录一需要夹持的设备进行固定夹持，并能够根据不同大小的设备进行调整。
- 一种用于存储设备的存储器控制电路-201880076748.6
- 范茜;周威;单明星 - 华为技术有限公司
- 2018-04-23 - 2022-06-07 - G11C7/00
- 一种存储器控制电路(400)，涉及数字电路领域，用于读写非易失性存储器(160)中的数据，包括同或电路(420)和读写控制电路(440)。同或电路(420)用于对多个数据块做按位同或运算并产生冗余数据块，读写控制电路(440)用于将多个数据块和冗余数据块写入非易失性存储器(160)，以及从非易失性存储器(160)中读取多个数据块，其中多个数据块和冗余数据块存储于一个存储单元中。其中，非易失性存储器(160)包括多个存储单元，每个存储单元的容量为n比特且具有2
- 多工位烧录系统及对应OTP检测机-202111319080.3
- 蒋海锁;文爱华;何璐君;胡剑鸣 - 深圳市腾盛自动化设备有限公司
- 2021-11-09 - 2022-01-28 - G11C7/00
- 本发明的多工位烧录系统及对应OTP检测机，包括对称设置的第一烧录单元和第二烧录单元。第一烧录单元包括第一低位工段和第一高位工段。第一低位工段在其滑动方向上包括第一低位上下料位和第一低位烧录位。第一高位工段在包括第一高位上下料位和第一高位烧录位，且第一高位烧录位位于第一低位烧录位的正上方。第二烧录单元包括第二低位工段和第二高位工段。第二低位工段在其滑动方向上包括第二低位上下料位和第二低位烧录位。第二高位工段在包括第二高位上下料位和第二高位烧录位，且第二高位烧录位位于第二低位烧录位的正上方。本发明的多工位烧录系统及对应OTP检测机，其多工段和多工位使得加工效率得到有效提高，且结构紧凑。
- 一种便于操作的烧录治具-202022464656.2
- 柯杰 - 昆山科速达电子科技有限公司
- 2020-10-30 - 2021-05-14 - G11C7/00
- 本实用新型公开一种便于操作的烧录治具，包括升降液压缸、移动架、放置工作盘、调节卡板、移动板体、橡胶卡接槽、弹簧连接座、卡接弹簧、上下槽片和里内板，所述底座的上方一侧位置处设置有连接柱，且连接柱的左右两侧位置处均设置有限位杆，通过设置的调节卡板使得设备可以适用于不同长度和宽度的烧录工件的卡接固定，利用橡胶卡接槽的作用使得设备可以适用于不同厚度的烧录工件的卡接固定，这样就使得设备在工作的时候不会因为不同的工件其大小均不相同无法进行调整，避免了传统的治具只能满足一种工件的卡接操作，这样在车间操作的时候内部具不需要准备多个不同型号的治具，一种治具即可满足不同生产的需要，降低了了生产的成本。
- 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器-201680019125.6
- A.S.拉马林加姆 - 英特尔公司
- 2016-02-18 - 2021-05-07 - G11C7/00
- 描述涉及用于三级别单元(TLC)固态驱动器(SSD)的成本优化单级别单元(SLC)写缓冲相关的方法和设备。在一个实施例中，非易失性存储器包括在单级别单元(SLC)模式的第一区域和在多级别单元模式的第二区域。将第二区域的部分从多级别单元模式移动到SLC模式，而没有增加任何新容量到非易失性存储器，并且没有从非易失性存储器减少任何现有容量。还公开并且要求保护其他实施例。
- GPU帧缓冲区存储硬件、存储方法、存储系统和存储介质-201811355060.X
- 杨洋;周艺璇;李冲;刘莎;索高华;潘彬 - 西安翔腾微电子科技有限公司
- 2018-11-14 - 2021-02-09 - G11C7/00
- 本发明涉及一种GPU帧缓冲区存储硬件、存储方法、存储系统和存储介质，其中所述存储硬件包括：地址校验单元用于对读取数据地址或写入数据地址进行校验得到校验结果，并根据校验结果获取读取区域索引或写入区域索引；读取数据单元，连接地址校验单元和所述数据载体单元，用于根据读取区域索引和读取数据地址从数据载体单元中读取第一数据；写入数据单元，连接地址校验单元和数据载体单元，用于根据写入区域索引和写入数据地址写入第二数据至数据载体单元；数据载体单元用于分配存储空间，并在所述存储空间中存储所述第一数据和所述第二数据。本发明实施例解决了GPU帧缓冲区的模块功能验证问题，为实现帧缓冲区存储的最优硬件结构提供可靠依据。
- 一种便于操作的烧录治具-202011189237.0
- 柯杰 - 昆山科速达电子科技有限公司
- 2020-10-30 - 2021-01-12 - G11C7/00
- 本发明公开一种便于操作的烧录治具，包括升降液压缸、移动架、放置工作盘、调节卡板、移动板体、橡胶卡接槽、弹簧连接座、卡接弹簧、上下槽片和里内板，所述底座的上方一侧位置处设置有连接柱，且连接柱的左右两侧位置处均设置有限位杆，通过设置的调节卡板使得设备可以适用于不同长度和宽度的烧录工件的卡接固定，利用橡胶卡接槽的作用使得设备可以适用于不同厚度的烧录工件的卡接固定，这样就使得设备在工作的时候不会因为不同的工件其大小均不相同无法进行调整，避免了传统的治具只能满足一种工件的卡接操作，这样在车间操作的时候内部具不需要准备多个不同型号的治具，一种治具即可满足不同生产的需要，降低了了生产的成本。
- 一种设有防护机构的智能录音翻译笔-201921593537.8
- 刘宇 - 杭州简盛文化科技有限公司
- 2019-09-24 - 2020-09-18 - G11C7/00
- 本实用新型公开了一种设有防护机构的智能录音翻译笔，包括翻译笔本体，所述翻译笔本体外靠近顶部处套设有第一防护管，且所述翻译笔本体外靠近顶部处沿竖直方向上依次套设有两个第一滑环，并且所述第一滑环的侧壁与第一防护管的内壁固定连接，所述翻译笔本体外靠近底部处套设有第二防护管，且第二防护管的底部为封闭设置，所述翻译笔本体外靠近底部处沿竖直方向上依次套设有两个第二滑环，两个所述第二滑环的之间靠近左右两侧处分别固定连接有两个支撑杆，通过第一防护管、第二防护管、盖板、第一螺纹管和第二螺纹管之间的相互配合，可实现对翻译笔本体的有效保护，从而可有效的防止翻译笔本体被摔坏，进而达到防摔效果好的目的。
- 失配和噪声不敏感的自旋扭矩转移磁随机存取存储器-201680011881.4
- J.K.德布罗斯 - 国际商业机器公司
- 2016-02-17 - 2020-09-15 - G11C7/00
- 一种用于感测数据单元的数据状态的技术。比较器具有在节点A处的第一输入以及在节点B处的第二输入。在所述节点A处，第一n沟道晶体管连接到第一p沟道晶体管。在所述节点B处，第二n沟道晶体管连接到第二p沟道晶体管。多路复用器配置用来选择性地将第一参考单元或所述数据单元连接到所述第一n沟道晶体管，并且多路复用器配置用来选择性地将所述数据单元或第二参考单元连接到所述第二n沟道晶体管。所述比较器基于所述节点A处的节点A电压和所述节点B处的节点B电压输入输出所述数据单元的所述数据状态。
- 双极栅极驱动器-201480074338.X
- 梅林德·迪拉斯克;马亨德拉库玛·哈里布豪·里帕莱;R·格霍什 - 施耐德电气IT公司
- 2014-01-28 - 2019-08-23 - G11C7/00
- 根据一个方面，本发明的实施例提供栅极驱动器，该栅极驱动器包括电平移位器电路，其被配置为耦合至控制器以用于接收来自控制器的控制信号，每个控制信号具有相对于控制接地的电压，以及用于相对于芯片接地重新定义每个控制信号的电压以生成重新定义的控制信号；栅极驱动器芯片，其耦合至电平移位器电路并被配置为耦合至至少一个半导体器件，该栅极驱动器芯片进一步被配置为基于重新定义的控制信号向至少一个半导体器件提供双极控制信号；以及至少一个电源，其被配置为向栅极驱动器芯片提供至少一个正供应电压以及向栅极驱动器芯片和向芯片接地提供至少一个负供应电压。
- SRAM多单元操作-201680002427.2
- A·阿克里博 - GSI科技公司
- 2016-05-05 - 2019-07-30 - G11C7/00
- 一种多存储器单元操作器，包括：非破坏性存储器阵列、激活单元和多列解码器。所述非破坏性存储器阵列每列具有第一位线和第二位线。所述激活单元同时激活所述存储器阵列的列中的至少两个单元，从而在所述第一位线上生成所述至少两个单元的数据和互补数据的多个布尔函数输出，并在所述第二位线上生成所述数据和所述互补数据的不同的多个布尔函数输出。所述多列解码器至少激活多个选定列的所述第一位线和所述第二位线以用于读取或写入。所述多列解码器还包括写入单元，所述写入单元用于将所述选定列的所述第一位线、所述第二位线或所述第一位线与所述第二位线两者的输出写入到所述存储器阵列中。
- 一种提高获取描述符状态的方法、装置、计算机设备及存储介质-201910232383.8
- 马越;冯元元;周晨杰;周强 - 记忆科技(深圳)有限公司
- 2019-03-26 - 2019-07-12 - G11C7/00
- 本发明公开了一种提高获取描述符状态的方法、装置、计算机设备及存储介质；其中方法包括：判断Nandflash控制器通道是否有新的数据信息；若是，则将Nandflash控制器描述符状态存入硬件BUFF中；硬件更新读指针和写指针；判断读指针和写指针是否相等；若否，则硬件通知Nandflash控制器获取描述符状态；对获取的描述符状态进行处理并释放对应描述符通道。本发明通过将Nandflash控制器描述符状态存入硬件BUFF中，硬件会主动触发中断通知Nandflash控制器去硬件BUFF中获取描述符状态，使得Nandflash控制器通道的利用率变高，获取描述符状态更加及时，不依赖于CPU对每个Nandflash控制器通道的循环查询，大大提高了描述符获取的效率，进而提高了固态硬盘的性能。
- DRAM设备、用于在DRAM设备中终结的方法、用于输入/输出终结的设备-201580033746.5
- K·贝恩斯;N·伯恩 - 英特尔公司
- 2015-06-26 - 2019-06-04 - G11C7/00
- 一种存储器子系统包括多器件封装体，该多器件封装体包括组织成多个存储器列的多个存储器器件。该存储器子系统的控制单元将存储器存取命令同时发送至这些存储器列中的部分或全部，并触发接收该存储器存取命令的这些存储器列中的部分或全部以更改管芯上终结(ODT)设置。这些列之一被选择用于执行该存储器存取命令，并且当被触发以更改该ODT设置的所有列都具有该更改的ODT设置时执行该命令。
- 存储器系统和由存储器系统执行的控制方法-201410030476.X
- 朴润远;李殊练;李昞奇;李尚哲 - 三星电子株式会社
- 2014-01-22 - 2019-04-26 - G11C7/00
- 提供一种存储器装置、存储器系统和由存储器系统执行的控制方法。所述控制方法包括如下操作：由存储器系统的第一功能块产生主请求，所述主请求包括对由外部源请求的第一操作的第一子请求以及对依赖于第一操作的处理结果的第二操作的第二子请求；由存储器系统的第二功能块处理第一子请求或第二子请求；当由第二功能块执行的第一子请求的处理结果为失败时，由存储器系统的第三功能块,将作为对主请求的响应的中止信息发送给第一功能块，而不管第二子请求的处理。
- 存储卡和允许访问存储在存储卡上的数字文件的方法-201280078198.4
- 陈俊荣 - T-数据系统（新加坡）有限公司
- 2012-12-07 - 2019-04-12 - G11C7/00
- 提供了一种存储卡，能够允许多个无线通信设备访问存储在所述存储卡上的数字文件。所述存储卡被配置为在插入具有不能独立向数码相机外部导出数字文件的内置处理器的数码相机中时电连接。还提供了一种用于允许访问存储卡上的数字文件的方法。
- 光学透射式信息存储单元-201580013559.0
- F·A·奎兰内尤夫;M·P·C·M·克里杰恩 - 飞利浦照明控股有限公司
- 2015-03-02 - 2019-03-26 - G11C7/00
- 本发明涉及存储设备(300、400)以及控制存储设备(300、400)的方法。根据本发明的存储设备(300、400)包括多个信息存储单元(101、201、302)，每一个都包括光学透射式存储元件(104、306)、光学透射式光接收设备(102、304)以及连接至存储元件(104、306)和光接收设备(102、304)的光学透射式控制单元(103、305)。部件是光学透射的，使得针对存储在光学透射式存储元件(104、306)上的信息数据的请求可以从任何方向接收。从而，可以同时通过多个光接收设备(102、304)接收包括针对信息的请求的光学信号(316、309、422)，使得能够快速获取存储在包括多个信息存储单元(101、201、302)的存储设备(300、400)上的信息数据。
- 存储器结构-201410830586.4
- 欧图尔·卡图契;科马克·迈克尔·欧康诺 - 台湾积体电路制造股份有限公司
- 2014-12-26 - 2019-01-08 - G11C7/00
- 本发明提供了一种存储器结构。存储器宏包括多列以及多个切换电路。多列中的一列具有与该列中的多个存储单元相对应的多个电源电压节点。多个切换电路中的一个切换电路对应于多列中的一列并且被配置为选择性地将第一电压源的第一电压值或第二电压源的第二电压值提供给电源电压节点。第一电压值和第二电压值相差预定的电压值。
- 自适应粒度行缓冲器高速缓存-201380072045.3
- S.李;N.P.朱皮;N.穆利马诺哈尔 - 慧与发展有限责任合伙企业
- 2013-01-31 - 2018-09-21 - G11C7/00
- 根据示例，用于进行自适应粒度行缓冲器（AG‑RB）高速缓存的方法可以包括：确定是否要将数据高速缓存到RB高速缓存，并且通过处理器或存储器侧逻辑来针对不同存储器访问（诸如动态随机存取存储器（DRAM）访问）而调整要高速缓存到RB高速缓存的数据的量。根据另一示例，AG‑RB高速缓存装置可以包括3D堆叠的DRAM，所述3D堆叠的DRAM包括：多个DRAM管芯，所述DRAM管芯包括一个或多个DRAM存储体；以及逻辑管芯，所述逻辑管芯包括RB高速缓存。一种AG‑RB高速缓存装置还可以包括处理器管芯，所述处理器管芯包括存储器控制器，所述存储器控制器包括预测器模块，以确定是否要将数据高速缓存到RB高速缓存，以及针对不同DRAM访问而调整要高速缓存到RB高速缓存的数据的量。
- 闸流晶体管随机存取存储器中的功率减小-201580010700.1
- H·栾;B·贝特曼;V·阿克赛尔拉德;C·程 - 克劳帕斯科技有限公司
- 2015-09-25 - 2018-04-24 - G11C7/00
- 本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了减少这种阵列中功耗的方法。
- 存储器拼片存取和选择模式-201480034689.8
- 埃尔南·A·卡斯特罗;凯丽·迪安·泰德罗;杰克·镇浩·吴 - 美光科技公司
- 2014-06-05 - 2018-01-19 - G11C7/00
- 在一个实施例中，公开了一种例如存储器装置的设备。所述设备包含多个存储器拼片和选择电路。每一存储器拼片具有在多个数字线导体与多个存取线导体的交叉点处的存储组件阵列。所述选择电路包含线路驱动器，其基于到存储器拼片的存储组件的对应数字线导体和对应存取线导体来选择所述存储组件。所述选择电路可以先用连续方式选择存储器拼片的两个或更多个存储组件，然后选择不同存储器拼片的所述存储组件。
- 写入驱动器电路和写入自旋矩MRAM的方法-201280065461.6
- S·M·阿拉姆;T·安德烈 - 艾沃思宾技术公司
- 2012-11-19 - 2017-08-25 - G11C7/00
- 一种向自旋矩磁电阻随机存取存储器写入的写入驱动器最小化选择的列中未选择(关)的字线选择晶体管的亚阈值泄漏。在位线和/或源极线中的有效金属电阻减少而电源抗噪声能力增加。写入驱动器偏置信号与全局偏置信号隔离，并且使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压。分别使用第二或第三PMOS跟随器电路或第二或第三NMOS跟随器电路在源极线的相对端施加第二电压。
- 一种操作多位存储单元的方法-201410018267.3
- 洪硕男;吕函庭;陈弟文;黄世麟;张国彬;谢志昌;洪俊雄;李永骏 - 旺宏电子股份有限公司
- 2014-01-15 - 2017-06-13 - G11C7/00
- 本发明公开了一种操作多位存储单元的方法，该方法对具有多位的存储单元的存储器，一次施加一个单脉冲序列或于单通道内。例如，利用具有对多目标编程位阶的编程验证步骤的一递增脉冲编程序列，对多个具有多位的存储单元进行编程。通过这些技术，所需的编程脉冲的数量，以及编程数据所需花费的时间均可减少。连带的，编程的速度可获得改善，且干扰的情形也将改善。针对不同类型的存储单元、存储器架构、编程速度与数据储存密度，可搭配各种单通道多位阶编程的操作。
- 地址转变信号探测电路-201310482867.0
- 刘鑫;赵发展;韩郑生 - 中国科学院微电子研究所
- 2013-10-15 - 2017-01-04 - G11C7/00
- 本发明提供一种地址转变信号探测电路，其特征在于，包括一延迟放大电路，所述延迟电路对输入的地址信号进行延迟反相输出，同时对输入的地址信号进行放大输出。通过使用延迟放大电路，既能对输入的地址信号进行延迟反相输出，确保地址转变信号的准确无误，又能同时对输入的地址信号进行放大输出，避免地址信号的衰减，便于后续电路的使用。
- 六晶体管SRAM半导体结构及制造方法-201580010863.X
- H·栾;B·贝特曼;V·阿克赛尔拉德;C·程;C·谢瓦利尔 - 克劳帕斯科技有限公司
- 2015-09-25 - 2016-10-12 - G11C7/00
- 说明了用于SRAM集成电路的基于晶闸管的两晶体管存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施，晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。
- 专利分类
