[发明专利]存储器控制器及其操作方法在审
| 申请号： | 201911291637.X | 申请日： | 2019-12-16 |
| 公开（公告）号： | CN112306783A | 公开（公告）日： | 2021-02-02 |
| 发明（设计）人： | 崔文洙 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G06F11/25 | 分类号： | G06F11/25 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 赵永莉;王璇 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种控制存储器装置的存储器控制器。该存储器控制器能够在只读存储器(ROM)中存储的代码之中检测具有错误的代码。该存储器控制器包括：代码存储器，用于存储用于执行操作的代码；代码运行器，用于运行代码存储器中存储的代码以执行操作；调试控制器，用于设置暂停代码地址，该暂停代码地址用于暂停用于执行操作的代码的运行；初始化控制器，用于控制调试控制器和代码运行器中的至少一个的初始化操作；以及接口组件，用于接收与设置暂停代码地址的操作相对应的暂停代码设置请求，并且将所接收的暂停代码设置请求提供至调试控制器。 | ||
| 搜索关键词： | 存储器 控制器 及其 操作方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911291637.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 对芯片数据异常处理逻辑的验证装置和方法-201910371623.2
- 薛炜澎;唐飞;徐子轩 - 苏州盛科通信股份有限公司
- 2019-05-06 - 2023-08-22 - G06F11/25
- 一种对芯片数据异常处理逻辑的验证装置和方法，基于寄存器抽象模型，其中，寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取标识位为数据异常标识时，寄存器抽象模型调用数据异常处理逻辑进行校验计算，进而使寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。通过所述装置和方法，可以解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。
- 信号处理方法、电子设备和计算机可读存储介质-201910100399.3
- 莫英;胡军;周杰 - 上海诺基亚贝尔股份有限公司;诺基亚通信公司
- 2019-01-31 - 2023-07-11 - G06F11/25
- 本公开实施例涉及信号处理方法、电子设备和计算机可读存储介质。在被测器件侧实施的方法包括：获取来自可编程逻辑器件中的在相同时钟域中操作的多个逻辑模块的多个信号；生成包括分别表示多个信号的多个向量的向量流；对向量流添加指示多个信号被获取的时序的时序信息；对添加了时序信息的向量流进行封装以生成封装数据；以及将封装数据发送至远程服务器以用于分析。在远程服务器侧实施的方法包括：接收封装数据；从封装数据确定时序信息；基于时序信息，从封装数据确定向量流；以及利用向量流进行可编程逻辑器件的分析。由此可以方便地监测并获取大量的片上信号，增强信号跟踪和分析能力，并且可以远程分析，大大节省成本并提高便利性。
- 一种多通道数字信号控制系统-202111624299.4
- 王海宁;周杨凡;何贤赚;黄苏芳 - 杭州万高科技股份有限公司
- 2021-12-28 - 2023-06-30 - G06F11/25
- 本发明提出了一种多通道数字信号控制系统，包括多通道数字信号控制设备、通信芯片、电源芯片和电脑，所述电脑，通过USB数据线和所述通信芯片连接，所述通信芯片和所述多通道数字信号控制设备连接；电脑通过USB数据线发送控制命令，USB协议的控制命令通过通信芯片转换为串口通信协议；所述多通道数字信号控制设备通过串口接收到控制命令并解析，通过识别不同的控制命令来执行相应的控制逻辑，并将控制逻辑执行结果返回至电脑；所述电脑还通过USB数据线和电源芯片连接，所述电源芯片与所述多通道数字信号控制设备连接，为其提供电源。该系统可以简化测试流程减少测试人员工作量，协助测试人员远程完成大部分数字逻辑测试工作。
- 用于集成电路的逻辑分析器-201880049599.4
- A·玛哈詹;B·A·S·克里什南;K·G·G·彻鲁库 - 赛灵思公司
- 2018-07-11 - 2023-02-17 - G06F11/25
- 在集成电路中监测信号可以包括：使用被实现在集成电路(100)内的逻辑分析器电路(110)监测(405)集成电路(100)的探测信号；使用逻辑分析器电路(110)检测(415)在探测信号中的状态变化；以及在逻辑分析器电路(110)内生成(430)文件(120)，该文件(120)指定探测信号的状态变化的时间戳。
- 验证图形处理单元的处理逻辑-202210734348.8
- D·斯科吉 - 想象技术有限公司
- 2022-06-27 - 2022-12-30 - G06F11/25
- 一种验证图形处理单元的处理逻辑的方法，所述方法包括：在图形处理单元处接收测试任务，所述测试任务包括用于在图形处理单元上执行的预定义指令集，所述预定义指令集被配置成当针对预定义输入数据执行时在图形处理单元上执行预定操作集；在测试阶段中，通过在图形处理单元处第一次和第二次针对预定义输入数据执行预定义指令集来处理测试任务，以便分别生成第一输出和第二输出；以及如果第一输出和第二输出不匹配，则发出故障信号。
- 一种Mellanox网卡的回路测试方法及系统-201910580924.6
- 徐立华;王佩 - 苏州浪潮智能科技有限公司
- 2019-06-29 - 2022-08-02 - G06F11/25
- 本发明涉及网卡测试技术领域，提供一种Mellanox网卡的回路测试方法及系统，方法包括：对整机的所有网卡进行遍历，获取属于Mellanox网卡的所有端口；对获取到的所有Mellanox网卡端口进行归类，查找到归属于同一个Mellanox网卡的所有端口，并建立一个对应的集合；对每一个集合内的所有端口执行回路测试，并形成记录日志，上传至服务器，从而实现避免网卡的每个端口执行相同动作，降低了时间消耗，提高了测试效率。
- 一种片内逻辑分析仪及芯片调试方法-202110022556.0
- 侯建桥 - 北京集睿致远科技有限公司
- 2021-01-08 - 2022-06-10 - G06F11/25
- 本发明公开了一种片内逻辑分析仪及芯片调试方法，涉及电子技术领域。该片内逻辑分析仪的一具体实施方式包括：触发及采样模块，与被调试芯片的顺序输出模块连接，用于对顺序输出模块输出的GPIO信号进行判断，并在满足触发条件时对GPIO信号进行数据采样；存储及传输模块，用于将触发及采样模块采集的采样数据存储到被调试芯片的RAM；并将片内逻辑分析仪的调试状态写入寄存器；以及，在上位机读取采样数据时，将采样数据从RAM搬运到寄存器；通讯及指令解码模块，与被调试芯片的AUX通道编解码模块连接，用于建立与上位机进行通讯的数据通道。该实施方式能在不拆开液晶屏的前提下，测量TCON芯片输出的GPIO信号，并进行调试。
- 一种用于逻辑仿真系统的高性能信号监视方法-202111656294.X
- 冯元辉 - 湖南泛联新安信息科技有限公司
- 2021-12-30 - 2022-04-12 - G06F11/25
- 本发明公开了一种用于逻辑仿真系统的高性能信号监视方法。该方法包含步骤S1：对源代码进行词法及语法分析，生成对应的抽象语法树；S2：生成基于节点语义的定义引用表；S3：对源代码执行代码生成，记录信号引用点位置，同时在信号引用点前后置入空指令；S4：创建定义符号引用地址表；S5：执行逻辑仿真系统逻辑仿真；S6：执行检查点补丁；S7：记录并更新信号值及检查点结果。该方法利用硬件描述语言特性在源代码的编译处理过程中产生引用信息，为调试器提供关键的语义信息，同时在信号引用点位置预留补丁空间，从而提高逻辑仿真系统对信号监控的执行性能。
- 一种基于门级污染标签跟踪模型的硬件安全漏洞检测方法-202011147803.1
- 慕德俊;朱岩;秦茂源;胡伟 - 华芯安信（北京）科技有限公司;西北工业大学
- 2020-10-23 - 2022-01-04 - G06F11/25
- 本申请公开了一种基于门级污染标签跟踪模型的硬件安全漏洞检测方法，包括：将以硬件描述语言描述的硬件设计综合为门级网表；构建污染标签跟踪逻辑库；基于污染标签跟踪逻辑库和门级网表，建立污染标签跟踪逻辑模型；形式化描述期望信息流安全属性，形成断言；将污染标签跟踪逻辑库、污染标签跟踪逻辑模型和断言作为输入，进行形式化安全验证，得到验证结果；分析验证结果。本申请的方法减少了硬件设计语言和形式化语言之间语句转换所产生的额外设计开销，提高了效率，能够有效地甄别违反信息流安全策略的安全漏洞，具有适用性强的特点，便于与现有的形式化工具相整合，能够以极高的验证覆盖率验证期望的信息流安全属性。
- 存储器控制器及其操作方法-201911291637.X
- 崔文洙 - 爱思开海力士有限公司
- 2019-12-16 - 2021-02-02 - G06F11/25
- 本申请涉及一种控制存储器装置的存储器控制器。该存储器控制器能够在只读存储器(ROM)中存储的代码之中检测具有错误的代码。该存储器控制器包括：代码存储器，用于存储用于执行操作的代码；代码运行器，用于运行代码存储器中存储的代码以执行操作；调试控制器，用于设置暂停代码地址，该暂停代码地址用于暂停用于执行操作的代码的运行；初始化控制器，用于控制调试控制器和代码运行器中的至少一个的初始化操作；以及接口组件，用于接收与设置暂停代码地址的操作相对应的暂停代码设置请求，并且将所接收的暂停代码设置请求提供至调试控制器。
- 验证自动应答电话机器人应答话术逻辑匹配准确性的装置-201910227294.4
- 冯静;赵复军;汤文志 - 北京六行君通信息科技股份有限公司
- 2019-03-25 - 2019-06-25 - G06F11/25
- 本发明公开一种验证自动应答电话机器人应答话术逻辑匹配准确性的装置，所述装置包括：可视化控制模块，命令收发器，语音识别单元，任务管理器，状态机管理器，话术逻辑管理器，话术逻辑匹配器，话术严谨性分析器，话术逻辑优化器，话术逻辑数据库。通过本发明的装置，实现了对自动应答电话机器人应答话术逻辑匹配准确性的测试验证，相较于人工验证提高了验证速度、准确率，保证了测试验证的一致性，验证过程可以可视化的呈现出来，也节省了人工复盘的成本。
- 待测试机台除错信息的自动录制装置及方法-201510883092.7
- 李慧雯 - 昆达电脑科技（昆山）有限公司;神云科技股份有限公司
- 2015-12-03 - 2019-05-31 - G06F11/25
- 本发明提供一种待测试机台除错信息的自动录制装置，适用于自动录制一待测试机台执行开机时产生的除错信息，该装置包括逻辑分析仪和控制端电脑，该控制端电脑包括第一控制单元和第二控制单元，其中第一控制单元控制该逻辑分析仪的开启和关闭；第二控制单元接收通用输入输出端口的输出讯号，并判断持续接收该输出讯号的维持时间是否与预设时间一致，若不一致，则第二控制单元发送开启信号至第一控制单元并计时，控制该逻辑分析仪开启录制主机板的除错数据，该第二控制单元调用录制时间，待第二控制单元发送开启信号并计时到达逻辑分析仪的开启时间与录制时间相同时，第二控制单元发送闭合信号至该第一控制单元，控制该逻辑分析仪闭合。
- 板卡以及电子设备-201810693462.4
- 王举 - 新华三技术有限公司
- 2018-06-28 - 2018-12-07 - G06F11/25
- 本发明提供了一种板卡以及电子设备，涉及电子设备技术领域，板卡包括逻辑装置，所述逻辑装置设置有第一引脚，所述第一引脚用于与对端板卡连接；所述逻辑装置通过所述第一引脚接收脉冲序列；当所述逻辑装置确定所述脉冲序列中包含所述连接字段时，确定对端板卡连接在位，其中，所述脉冲序列包括连接字段，所述连接字段用于指示所述板卡与对端板卡之间的连接在位状态，解决了现有技术中在子卡未完全插入的情况下，会造成一些控制信号的读写操作出现错误的技术问题。
- 一种冗余容错计算机系统的余度管理电路及管理方法-201611154119.X
- 郑久寿;徐奡;解文涛;刘帅;成书锋;王博 - 中国航空工业集团公司西安航空计算技术研究所
- 2016-12-14 - 2018-06-29 - G06F11/25
- 本发明属于容错计算机系统设计技术领域，涉及一种冗余容错计算机系统的余度管理电路及管理方法。本发明涉及的冗余容错计算机系统最小实现单元为一个命令‑监控对，命令和监控通道含有专用的余度管理电路，监控各自通道状态。本地通道的状态输出也作为另一通道余度管理电路的输入源，实现通道间故障互锁。系统的状态输出指示由命令通道输出。本发明涉及的余度管理电路具有一种保护机制。通过设置通道硬件保护时间，使本通道及系统输出状态在保护时间内保持正常状态，避免了由于命令、监控通道的不同步或其他由测试可能带来的故障虚警，导致系统输出故障。
- 车载芯片线下检测装置及系统-201711220620.6
- 刘贵生;张晨;韩仁武;吴庆国 - 北斗航天汽车（北京）有限公司
- 2017-11-28 - 2018-03-23 - G06F11/25
- 本发明提供一种车载芯片线下检测装置及系统，涉及车载显示器测试技术领域，车载芯片线下检测装置包括主控制器、SD卡、FPGA器件；主控制器，用于获取SD卡中的预设初始化代码，并将预设初始化代码发送至FPGA器件；其中，预设初始化代码用于车载芯片的信号时序检测；FPGA器件，用于将预设初始化代码输入到待检测的车载芯片中，以使车载芯片输出信号，并根据该信号判断车载芯片是否异常。该装置能够通过SD卡中预存的各种初始化代码，对多种不同的车载芯片进行故障检测，提高检测的便捷性和简易性以及车载芯片的检测效率，解决现有技术中通过上位机连接烧入器进行检测而导致的过程繁琐，效率低下的问题。
- 测试浏览器性能的方法、设备和系统-201310150294.1
- 王琳 - 腾讯科技（深圳）有限公司
- 2013-04-26 - 2018-01-09 - G06F11/25
- 本发明公开了一种测试浏览器性能的方法、设备和系统，属于计算机技术领域。所述方法包括获取浏览器的测试页面地址；根据所述测试页面地址输出所述浏览器的测试页面，所述测试页面包括所述浏览器的多个页面地址；触发所述多个页面地址执行循环跳转；获取所述浏览器在第一预设时间内执行所述循环跳转的闪退率；根据所述浏览器的闪退率获得所述浏览器的性能参数。本发明不需要获取浏览器的源代码，只需将浏览器的页面地址编写到测试页面中，就能实现多个页面的循环跳转，从而获得浏览器的闪退率，实现了对浏览器性能的测试，可实施性较高。
- 基于硬件软化的虚拟逻辑分析仪-201710257721.4
- 黄友华 - 成都市宏山科技有限公司
- 2017-04-19 - 2017-07-28 - G06F11/25
- 本发明公开了基于硬件软化的虚拟逻辑分析仪，包括探头、锁存器、毛刺检测模块、时钟选择模块、触发模块、USB控制模块、上位机、采样模块、存储控制模块、第一队列模块、随机存储模块、第二队列模块，探头、锁存器、采样模块、第一队列模块、存储控制模块依次连接；锁存器、毛刺检测模块、时钟选择模块、存储控制模块依次连接；毛刺检测模块、触发模块分别与采样模块连接；触发模块与USB控制模块连接，触发模块、USB控制模块、随机存储模块分别与存储控制模块连接；存储控制模块、第二队列模块、USB控制模块、上位机依次连接。本发明利用虚拟仪器技术的硬件功能软件化，通过软件的可编程性使仪器的成本得到了降低；轻便灵活且数据分析和处理方便。
- 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法-201410168555.7
- 刘强;陈继承;赵元;王京 - 浪潮电子信息产业股份有限公司
- 2014-04-24 - 2017-06-09 - G06F11/25
- 本发明提出了一种基于加检测逻辑的背靠背环回验证方式来仿真验证和FPGA原型验证NC互连逻辑的验证。发明针对NC报文可以分类型和通道传递的特点，提出了可以采用分模块背靠背环回验证和加检测逻辑验证的方式，解决了大规模互连逻辑的仿真验证和FPGA原型的中数据量大，人工验证成效率低和问题难以定位的问题，保证了验证结果和效率。
- 通过逆波兰表达式对五防逻辑表达式进行校验的方法-201610012671.9
- 王中;叶文林;刘翔;张林颢 - 长园共创电力安全技术股份有限公司
- 2016-01-06 - 2016-06-15 - G06F11/25
- 本发明公开一种通过逆波兰表达式对五防逻辑表达式进行校验的方法，该方法主要是通过构造一个运算符栈S1和逆波兰栈S2，然后读入需要操作设备对应状态的五防逻辑，判断是否存在没有转换的情况条件，并读入没有转换的情况条件下对应的五防逻辑表达式，并从左至右扫描该情况条件下对应的五防逻辑表达式；最后根据逆波兰表达式将传统的五防逻辑表达式进行转换，剔除表达式中复杂的算术符号“()”，只留下最简单的运算，能够保证方法的正确性的同时，减少程序员出现BUG的可能性，提高五防软件对于五防校验的准确性，同时能减少测试部门的测试压力。
- 一种基于BFM验证大型互连芯片的方法-201510135900.1
- 丁雪 - 浪潮集团有限公司
- 2015-03-26 - 2015-06-17 - G06F11/25
- 本发明公开一种基于BFM验证大型互连芯片的方法，属于芯片设计领域；具体过程为：利用BFM模拟节点之间芯片的router和物理层通路，实现总线协议命令发送的操作；BFM通过pli接口与同一节点的芯片相连，BFM在节点之间模拟socket模型，建立BFM逻辑验证环境；由system C在BFM端模拟CPU发出激励信号给逻辑验证环境，socket模型根据激励数据通过pli接口发送验证数据给芯片，芯片响应后，记录芯片反馈数据，并由system C实现错误检测记录；本发明降低了验证的复杂度、保证了验证的全面性、提高了验证激励的通用性，且System C作为软件语言的优势实现抽象程度更高的操作和数据监测。
- 一种具有串行总线协议连续触发功能的逻辑分析仪-201410217679.X
- 戴志坚;杨万渝;韩熙利;赖建钧 - 电子科技大学
- 2014-05-21 - 2014-08-20 - G06F11/25
- 本发明公开了一种具有串行总线协议连续触发功能的逻辑分析仪，FPGA中的每个连续触发模块对应一种串行总线协议，连续触发模块中的时钟计数器提供时钟溢出标志和时钟数据，每个连续触发状态机对应一种触发方式，接收通道数据并根据连续触发控制字触发采集连续触发数据，在采集数据完成后的下一周期内令存数使能信号有效，触发数据选择器选择连续触发数据输出至拼数模块，选择存数使能信号输出至数据选择器，拼数模块将时钟数据和连续触发数据组合后输出至数据选择器。FPGA中的数据选择器根据触发类型控制字输出对应连续触发数据和存数使能信号至异步FIFO模块，异步FIFO模块存储连续触发数据并供ARM处理器读取。本发明用硬件实现了串行总线协议的连续触发。
- 显示检测过程的方法-201310031670.5
- 殷欣靖 - 孕龙科技股份有限公司
- 2013-01-28 - 2014-08-06 - G06F11/25
- 一种显示检测过程的方法，包含有下列步骤：先建立一包含有复数组资料数据、以及复数种分别对应该资料数据的标识的资料库，并选择对应该待测物的通讯协议的解碼手段后，撷取输入至该待测物的复数个讯号封包、或是自该待测物送出的复数个讯号封包；而后，以所选择的解碼手段，将所撷取的讯号封包解译成一资料数据，并依据资料数据选择资料库中对应的标识，并将所选的符号标识显示于一显示设备上。
- 数据采集装置、在线仿真调试系统及方法-201210311359.1
- 荣海涛;王建华 - 瑞萨集成电路设计(北京)有限公司
- 2012-08-28 - 2014-03-12 - G06F11/25
- 发明涉及数据采集装置、在线仿真调试系统及方法，该装置包括：采集控制电路，用于根据在先设置的端口数据采集参数来控制采集电路对数据的采集；采集电路，用于在所述采集控制电路控制下采集相应时间段的数据；并将采集到的数据传输至微处理单元内部随机存储器中；其中，所述采集电路包括用于选择采样端口的端口选择电路、用于选择触发端口时钟和采样时钟的时钟选择电路和用于存储微处理单元端口数据并传送至微处理单元内部随机存储器中的数据采集及传输电路。
- 数据采集装置及在线仿真调试系统-201220432694.2
- 荣海涛;王建华 - 瑞萨集成电路设计(北京)有限公司
- 2012-08-28 - 2013-07-03 - G06F11/25
- 本实用新型涉及数据采集装置及在线仿真调试系统，该装置包括：采集控制电路，用于根据在先设置的端口数据采集参数来控制采集电路对数据的采集；采集电路，用于在所述采集控制电路控制下采集相应时间段的数据；并将采集到的数据传输至微处理单元内部随机存储器中；其中，所述采集电路包括用于选择采样端口的端口选择电路、用于选择触发端口时钟和采样时钟的时钟选择电路和用于存储微处理单元端口数据并传送至微处理单元内部随机存储器中的数据采集及传输电路。
- 一种测试逻辑的生成方法及装置-201310097591.4
- 杨冬;苏淼 - 北京经纬恒润科技有限公司
- 2013-03-25 - 2013-06-19 - G06F11/25
- 本发明公开了一种测试逻辑的生成方法，所述方法基于配置语言来设计解析和执行引擎，并分离逻辑控制与模块配置内容，测试软件中执行特定动作的模块和整个测试逻辑也采用上述配置语言来统一描述，从而用户可以通过应用程序提供的界面，根据测试软件中已被描述和分离的具有特定测试功能的模块来定义目标测试逻辑需完成的动作及动作顺序。该方法在测试不同功能的电子产品时，能够使用户方便的自由定义测试功能及测试顺序，不需要用户再专门编写特定功能的程序。同时本发明还公开了一种测试逻辑的生成装置，所述装置同样不需要用户在面对不同功能电子产品的测试问题时专门编写测试程序，对使用者的专业水平要求低，适用性强。
- 具有嵌入式逻辑分析功能的FPGA及逻辑分析系统-201310011259.1
- 黄凯;余年兵 - 加弘科技咨询（上海）有限公司
- 2013-01-11 - 2013-04-17 - G06F11/25
- 本发明提供一种具有嵌入式逻辑分析功能的FPGA及逻辑分析系统，其中，所述FPGA包括：工作模块、以及内嵌在所述FPGA中的存储模块；与所述工作模块和存储模块连接的逻辑分析模块，用于基于所接收的采集指令采集所述FPGA中相应工作模块输出的信号；并将所述信号存储在所述存储模块中；以及在采集完成后，将所述存储模块中的信号予以输出；与外部设备、所述逻辑分析模块连接的接口模块，用于对所述逻辑分析模块与外部设备之间传输数据进行协议封装/解析处理；其中，所述数据包括：所述外部设备输至所述接口模块的采集指令、及所述逻辑分析模块输至所述接口模块的信号。所述系统包括所述FPGA及与所述FPGA连接的外部设备。
- 基于FPGA的便携式逻辑分析仪-201210323116.X
- 杨军;王小军;舒平平;赵嘎;陈成;李剑;孔延兵;杜琛 - 云南大学
- 2012-09-05 - 2012-12-19 - G06F11/25
- 本设计针对当前卡式虚拟逻辑分析仪需要依赖计算机的不足，采用实时性、可重构性及可靠性好的FPGA技术设计并实现了一个便携式的逻辑分析仪。此逻辑分析仪支持3种采样模式，10种不同采样频率；并且具有6个采样通道，每个通道均支持上升沿或下降沿两种触发方式。整个系统采用黑盒测试方法，对所设计的各项功能进行了详细的测试。实现证明，该逻辑分析仪达到了预期的目标，具有成本低，方便携带的特点。
- 基于双FPGA芯片的高带宽可扩展复杂逻辑验证系统-201210237856.1
- 项天;金西;王天祺;贺承浩;李强 - 中国科学技术大学
- 2012-07-10 - 2012-11-28 - G06F11/25
- 本发明提供了一种基于双FPGA芯片的高带宽可扩展复杂逻辑验证系统，相应的FPGA互联线用于通过连接一片FPGA芯片内部的PLB和AXI总线实现与另一片FPGA芯片的数据交换，并通过八个数据组提供两片FPGA芯片之间的数据流的控制和仲裁；扩展接口模块用于提供两片FPGA芯片与外设功能模块的交互；高速IO通道用于提供两片FPGA芯片与PC机的交互；配置模块用于存储并将配置代码分别写入两片FPGA芯片。本发明为用户提供了一种简单、可配置的方式利用多FPGA芯片系统，并且具有较高的性能；FPGA板还可以通过扩展接口模块连接外设，也可以扩展接口模块实现多板连接，多结构之间的干扰较少，为用户提供多样的选择。
- 一种基于数据通讯监测的嵌入式系统自动化模块测试方法-201210220226.3
- 蒋慧群;张裁会;朱世勇;桑晓华 - 惠州市德赛西威汽车电子有限公司
- 2012-06-29 - 2012-11-21 - G06F11/25
- 本发明公开了一种基于数据通讯监测的嵌入式系统自动化模块测试方法。该方法通过外部控制模块调用车载汽车音响系统内部各个功能模块的功能函数；并且通过外部控制模块监测车载汽车音响系统内部各个子模块之间的通讯以及各种状态信息的反馈来判断功能函数的实现是否正确。应用本发明不仅能够自主完成车载汽车音响系统内部各个功能模块的接口测试工作，并给出测试结果生成测试报告，而且还能让测试工程师专注于测试案例的设计而不是重复的手动操作。另外，生成的测试报告中的各种跟踪日志（TRACELOG）信息，有助于开发工程师定位分析解决问题，提高软件开发效率。
- 复用JTAG接口的FPGA片内逻辑分析仪系统和方法-201010588370.3
- 谭宜涛;杨海钢 - 中国科学院电子学研究所
- 2010-12-15 - 2012-07-04 - G06F11/25
- 本发明公开了一种复用JTAG接口的FPGA片内逻辑分析仪系统和方法，涉及现场可编程门阵列技术，用来实现现场可编程门阵列(FPGA)内部信号的调试和观测，主要包含复用的联合测试行动组(JTAG)接口、可在线选择不同采样信号的片内逻辑分析仪电路以及同时接收采样信号和触发状态的人机界面模块。本发明的有益之处在于，提供了一种复用联合测试行动组接口的方法来实现片内逻辑分析仪系统，通过在线选择采样信号降低了片内逻辑分析仪系统对片内采样存储器资源的需求，其中所需的存储器资源数量和采样信号组的数量成反比，并提出了一种可以实现联合测试行动组分时传输采样信号和触发状态信息的方法，提高了现场可编程门阵列调试的效率。
- 专利分类
