[发明专利]浮点动态范围扩展在审
| 申请号： | 201910795048.9 | 申请日： | 2019-08-27 |
| 公开（公告）号： | CN110955406A | 公开（公告）日： | 2020-04-03 |
| 发明（设计）人： | B·M·帕斯卡;M·朗哈默尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/487 | 分类号： | G06F7/487;G06F7/544 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 舒雄文 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开总体涉及用于在对变量执行一个或多个算术运算之前和/或之后调整变量的数字表示(例如，格式)的技术。特别地，本公开涉及基于集成电路器件中的可用硬件(例如，硬逻辑)将变量的范围缩放到合适的表示。例如，第一数字格式的输入(例如，bfloat16)可以被缩放到第二数字格式(例如，半精度浮点)，使得被实现为接收第二数字格式的输入的电路可以对输入执行一个或多个算术运算。此外，电路产生的输出可以被缩放回第一数字格式。因此，可以通过对至以另一种格式执行的算术运算的输入和/或来自该算术运算的输出进行缩放来仿真以第一格式执行的诸如点积的算术运算。 | ||
| 搜索关键词： | 浮点 动态 范围 扩展 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910795048.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种数据处理方法、装置、设备及存储介质-202211584238.4
- 任子木 - 腾讯科技（深圳）有限公司
- 2022-12-09 - 2023-10-27 - G06F7/487
- 本申请提供一种数据处理方法、装置、设备及存储介质，可以应用于人工智能领域或车联网领域等，用于解决数据处理过程中的计算延迟较大，导致的数据处理的效率较低的问题。该方法至少包括：确定当前运算操作对应的运算关系为乘加运算关系时，获得当前运算操作对应的第一浮点数、第二浮点数和第三浮点数；对第一浮点数和第二浮点数进行乘法运算，获得乘法结果，并确定乘法结果的指数与第三浮点数的指数之间的第一指数差；从预设的各移位量区间中，选取出与第一指数差相匹配第一移位量区间，并基于第一移位量区间，对乘法结果和第三浮点数进行加法运算，获得当前运算操作的运算结果。通过划分移位量区间，降低了选取移位量来进行加法运算的计算延迟。
- 一种浮点型数据处理方法及相关装置-202310126628.5
- 任子木 - 腾讯科技（深圳）有限公司
- 2023-02-08 - 2023-10-27 - G06F7/487
- 一种浮点型数据处理方法以及相关装置。本申请实施例可应用于人工智能技术领域。其方法包括：首先，获取第一向量及第二向量；其次，将第一向量中的所有第一元素与第二向量中的所有第二元素进行浮点乘法运算，得到K组乘法运算结果；再次，分别对K组乘法运算结果中每组乘法运算结果的M个乘法结果进位及M个乘法结果和位进行求和处理，得到K个第一和结果；接着，将K个第一和结果依次进行规格化移位及对阶移位，得到K个乘加运算结果；然后，对K个乘加运算结果进行求和处理，得到第二和结果；最后，对第二和结果进行规格化移位，得到模型运算结果。本申请提供方法，极大地保留了中间计算过程的计算精度，提升计算结果的准确性。
- 数据处理方法、处理器及存储介质-202310993134.7
- 谭文博;徐华昊 - 西安恩狄集成电路有限公司
- 2023-08-08 - 2023-10-10 - G06F7/487
- 本申请实施例公开了一种数据处理方法、处理器及存储介质。该方案可以将需要进行预设算法的浮点数据或定点数据转换为posit格式数据，将posit格式数据通过预设算法进行除法运算，以得到posit格式的运算结果，将posit格式的运算结果转换为目标浮点数据或目标定点数据。本实施例可以通过在PIC单片机中集成兼容的除法运算指令，以实现较为复杂的数据转换以及相应的计算，大大提升了计算效率。
- 乘法器、乘累加电路和卷积运算单元-202311088973.0
- 王丹阳;陈双燕;翟云;范志军;杨作兴 - 深圳比特微电子科技有限公司
- 2023-08-28 - 2023-09-29 - G06F7/487
- 本公开涉及乘法器、乘累加电路和卷积运算单元。乘法器包括：一个或多个选择电路，一个或多个选择电路中的每个选择电路分别被配置为根据相应的第三操作数从预设倍数的第一操作数中选择出目标预设倍数的第一操作数作为第四操作数，其中，目标预设倍数等于第三操作数的值；以及部分积求和电路，部分积求和电路的一个或多个输入端中的每个输入端分别连接至至少一个或多个选择电路中的相应一个选择电路的输出端，且部分积求和电路被配置为计算来自一个或多个选择电路的一个或多个第四操作数的部分积和。
- 用于浮点运算的设备-202310798787.X
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2023-06-30 - 2023-09-29 - G06F7/487
- 本公开涉及用于浮点运算的设备。该设备包括：乘法单元，被配置为根据第一运算数以及第二运算数生成乘法运算结果；对齐单元，至少包括移位器，对齐单元被配置为基于乘法运算结果是否满足预定条件的状态，将乘法运算结果或第三运算数进行右移操作，以使得乘法运算结果的尾数与第三运算数的尾数对齐；加法单元，分别与标准化单元和对齐单元连接，被配置为根据被对齐的乘法运算结果以及第三运算数生成加法运算结果；以及标准化单元，被配置为对加法运算结果进行左移操作，以生成经标准化后的计算结果。该设备可以显著节省电路资源。
- 在硬件中执行矩阵乘法-201880019014.4
- 安德鲁·埃弗里特·菲尔普斯;诺曼·保罗·约皮 - 谷歌有限责任公司
- 2018-05-17 - 2023-09-26 - G06F7/487
- 描述了使用硬件电路执行矩阵乘法的方法、系统和装置。示例方法由获取第一浮点格式的输入激活值和权重输入值开始。将输入激活值与权重输入值相乘以生成具有比第一浮点格式更高的精度的第二浮点格式的乘积值。获取具有比第一浮点格式更高的精度的第三浮点格式的部分和值。对部分和值和乘积值进行组合以生成具有第三浮点格式的更新的部分和值。
- 混合精度浮点乘法装置和混合精度浮点数处理方法-202310810589.0
- 范文杰;孙红江;曾令仿;陈光 - 之江实验室
- 2023-07-03 - 2023-09-22 - G06F7/487
- 本申请涉及一种混合精度浮点乘法装置和混合精度浮点数处理方法。所述装置通过指数偏置模块确定从寄存器中获取的至少两个浮点操作数的偏置，将各浮点操作数的偏置输入至对应的第一加法器以及将其结果输出至第二加法器，通过第一加法器利用各浮点操作数的偏置分别对各浮点操作数对应的指数进行偏置处理，确定各浮点操作数的偏置指数值，通过第二加法器对各浮点操作数的偏置指数值进行加法运算，得到中间指数值，通过精度转换单元，用于根据乘法单元输出的浮点数精度标注位确定目标浮点操作数的目标精度，基于目标精度对乘法单元输出的中间尾数和中间指数值进行转换，完成目标操作数的精度转换。采用本装置能够提高混合精度计算效率。
- 一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法-202010773110.7
- 李丽;杨和平;傅玉祥;陈辉;蒋林;李伟 - 南京大学
- 2020-08-04 - 2023-09-05 - G06F7/487
- 本发明涉及一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法，计算系统包括调度模块，进行总体任务的调度和连接；镜像查找表模块，存储镜像查找表，实现多分类并行查找；延时模块，对输入数据进行延拍，实现流水计算；分段乘法器模块，将输入32位的定点型乘法因数分别分为4个8位的因子进行计算，对应相乘后，将输出数据整合截位，最终输出32位的乘法结果；数据处理单元模块，包含定浮转换单元和加法单元。有益效果：本发明采用镜像查找表和多段乘法器，内部运用多分类并行执行的方法，在确保硬件计算性能和精度高的前提下，降低算法的硬件资源开销，并降低实际硬件运行功耗和计算运行周期，适用于各种场景下类似
- 数据处理方法、介质及电子设备-202310828324.3
- 周生伟;余宗桥 - 安谋科技（中国）有限公司
- 2023-03-27 - 2023-09-01 - G06F7/487
- 本申请涉及人工智能技术领域，特别涉及一种数据处理方法、介质及电子设备。该方法通过A次连乘计算，得到求积算子的定点连乘结果，并且在连乘时，每次连乘计算都获取该次的等效中间连乘结果的等效中间乘积参数和该次的等效中间连乘结果的乘积参数移位位数，从而将各个连乘中间结果，转换为数值较小的定点表示形式，进而解决在进行求积算子的连乘运算时，存在运算过程中的相乘的中间结果值过大的问题，从而避免硬件溢出。
- 可重构的支持多精度浮点或定点运算的方法及系统-202310585437.5
- 景乃锋;何静怡;张子涵;蒋剑飞;王琴 - 上海交通大学
- 2023-05-23 - 2023-08-22 - G06F7/487
- 本发明提供了一种可重构的支持多精度浮点或定点运算的方法及系统，能够完成多路并行的浮点或定点低精度运算，也可以整体实现一个高精度的浮点或定点运算。相比于现阶段已经提出的运算单元，本发明面向神经网络中的训练和推断、已经多种数据密集型应用的多精度、多规格的计算需求，在粗粒度可重构阵列的数据位宽首先得前提下，设计支持多精度及混合精度定/浮点操作的高能效、低延迟、低面积开销运算单元；统一浮点与定点数据通路，以更小的资源开销同时支持更多样化的计算模式，避免了在处理单元中独立放置浮点和定点计算引擎后，面向不同计算需求时资源浪费的问题，大幅提升可重构阵列的混合精度运算性能。
- 用于计算点积的方法和系统-202310143573.9
- T·费列雷 - 想象技术有限公司
- 2023-02-10 - 2023-08-18 - G06F7/487
- 本申请涉及用于计算点积的方法和系统。公开了一种执行‘2k’个浮点数的数组的点积的方法，该数组包括两组k个浮点数a
- 用于计算点积的方法和系统-202310144578.3
- T·费列雷 - 想象技术有限公司
- 2023-02-10 - 2023-08-18 - G06F7/487
- 本申请涉及用于计算点积的方法和系统。公开了一种执行‘2k’个浮点数的数组的点积的方法，该数组包括两组k个浮点数a
- 数字信号处理的浮点除法运算方法、系统及可读介质-202010738576.3
- 伍骏;李思彧 - 上海赛昉科技有限公司
- 2020-07-28 - 2023-08-11 - G06F7/487
- 本发明涉及数字信号处理技术领域，具体涉及一种数字信号处理的浮点除法运算方法、系统及可读介质，在进行运算时，首先通过查表获得倒数值上限，利用计算获得偏差，并进行纠偏，得到该浮点数的倒数，然后将浮点数的倒数输入浮点数乘法器与被除数进行乘法操作，最后得到浮点除法的结果，本发明设计了一种查表后纠偏的浮点数求倒数方法，并利用该方法设计了浮点数除法器，本发明实现了一种高效且低成本的浮点除法器，所有的除法操作都可以在较短的时钟周期完成，并且硬件资源开销也十分有限，同时精度与迭代相减的方法精度基本相同。十分适合对计算延时要求较高，并且成本敏感的应用场景。
- 一种基于Java虚拟机的整数除法编译优化方法、装置、电子设备及介质-202310506042.1
- 梁淑萍;周意杰;朱海;张海军;邵宁远;邓骁;蔡淳豪 - 无锡先进技术研究院
- 2023-05-08 - 2023-08-01 - G06F7/487
- 本发明针对不支持整数除法指令的硬件平台，提供了一种基于Java虚拟机的整数除法编译优化方法、装置、电子设备及介质，包括：获取除数与被除数的数据信息；若所述除数与被除数满足浮点除法操作的条件，则将所述除数与被除数均转换为双精度浮点数；对转换后的双精度浮点数进行浮点除法操作；将浮点除法操作所得结果转换为目标格式的整数。本发明通过直接针对整数除法实现对应的汇编序列，可以有效避免现有技术中Java虚拟机通过运行调用本地库时花在寄存器保留恢复上的性能开销，提高Java虚拟机执行整数除法的效率。
- 一种新型脉动结点式标量点乘的双域实现系统及方法-202110308874.3
- 董文强;刘曼 - 广州万协通信息技术有限公司
- 2021-03-23 - 2023-07-28 - G06F7/487
- 本发明公开了一种新型脉动结点式标量点乘的双域实现系统及方法，采用随机动态建表和坐标映射推导公式计算相结合的半自主学习型设计，结合使用随机建表中的脉动结点值和高频结点值，采用推导公式中存算一体的优势，结点计算数值位置就是随机建表中的位置，实现公式映射计算值与随机建表中点值数据的交叉调用，最终实现标量点乘数据的高效带记忆式脉动结点的运算，提高标量点乘的整体实现效率；同时也提升整个标量点乘的防功耗攻击的能力，此方法主要应用在基于椭圆曲线的非对称密码学的密码服务的功能实现，重点实现Fp域上的标量点乘和Fp^2域上的标量点乘运算，从而支持SM2和SM9算法的加密解密，签名验签的应用。
- 一种可切换精度的浮点乘加器-202310228476.X
- 麦健儿;贺小勇 - 华南理工大学
- 2023-03-09 - 2023-07-07 - G06F7/487
- 本发明公开了一种可切换精度的浮点乘加器，包括包括四级流水线：第一级流水线，包括分配处理模块、乘法器阵列模块、加法器阵列相加模块、指数比较模块；第二级流水线，包括指数差模块、对齐移位模块、加法树模块和压缩模块；第三级流水线，包括前导零预测模块、前导零编码模块、符号预测模块、提前计算模块；第四级流水线，包括加和取舍模块、指数标准化模块。本发明的浮点乘加器将结合了双精度乘法和加法，完成形式为A+B×C的双精度浮点运算，这种结合与单纯的乘加器搭配加法器相比，能够更大地复用乘加器里的部件。本发明可广泛应用于硬件运算器件领域。
- 用于具有合并2求补及舍入的浮点融合乘加的方法、装置及系统-202211715251.9
- G·J·莱斯 - 德州仪器公司
- 2022-12-28 - 2023-07-04 - G06F7/487
- 本申请案的实施例涉及用于具有合并2补码及舍入的浮点融合乘加的方法、装置及系统。一种方法(1100)包含接收未舍入尾数值及与所述未舍入尾数值相关联的舍入位(1102)。所述方法还包含接收指示所述未舍入尾数值是否由1求补运算导致的2补码信号(1104)。所述方法包含使所述未舍入尾数值递增以提供递增值(1106)。所述未舍入尾数值是非递增值。所述方法进一步包含响应于所述2补码信号而提供所述递增值或非递增值中的一者作为舍入尾数值(1108)。
- 数据处理方法、介质及电子设备-202310313645.X
- 周生伟;余宗桥 - 安谋科技（中国）有限公司
- 2023-03-27 - 2023-06-27 - G06F7/487
- 本申请涉及人工智能技术领域，特别涉及一种数据处理方法、介质及电子设备。该方法包括：获取神经网络模型在运行的过程中，求积算子中的乘法关系系数的第一浮点缩放系数、第二浮点缩放系数、以及连乘元素数量；分别对第一浮点缩放系数的倒数和第二浮点缩放系数进行量化，得到第一定点缩放系数的第一缩放参数和第二定点缩放系数的第二缩放参数；基于第一定点缩放系数的第一缩放参数、第二定点缩放系数的第二缩放参数、以及连乘元素数量，得到乘法关系系数的定点乘法关系系数；基于定点乘法关系系数，对求积算子进行计算。基于此，避免在浮点域中，将乘法关系系数定点化后得到的定点乘法关系系数的误差较大，而导致神经网络模型运行准确度下降的问题。
- 数字递归除法-201810026220.X
- 贾维尔·迪亚兹·布鲁格拉 - ARM 有限公司
- 2018-01-11 - 2023-06-23 - G06F7/487
- 本公开涉及数字递归除法。提供了一种数据处理装置，该数据处理装置执行数字递归除法运算以确定作为将被除数除以除数的结果的商。缩放电路将被除数和除数缩放一个因子以产生经缩放的被除数和经缩放的除数。数字递归电路对经缩放的被除数和经缩放的除数执行数字递归除法运算的一次或多次迭代，其中，每次迭代产生商的一个数字和余数值。余数值被提供为到数字递归电路的用于后续迭代的输入。初始化电路执行该一次或多次迭代中的第一次迭代并在第一次迭代之后提供商的数字。初始化电路在缩放被除数时接收由缩放电路产生的中间值作为输入。
- 用于浮点乘加运算的低能耗尾数乘法-201780053811.X
- W.C.哈森普劳格;K.E.弗莱明;T.福森;S.C.斯蒂利 - 英特尔公司
- 2017-09-08 - 2023-04-18 - G06F7/487
- 一种浮点乘加单元，具有耦合的用来接收浮点乘数数据元素、浮点被乘数数据元素和浮点加数数据元素的输入。乘加单元包含尾数乘法器以将乘数数据元素的尾数和被乘数数据元素的尾数相乘以计算尾数乘积。尾数乘法器包含计算尾数乘积的最高有效位的最高有效位部分和计算尾数乘积的最低有效位的最低有效位部分。尾数乘法器具有最低有效位部分的多个不同的可能大小。能耗降低逻辑选择性地降低最低有效位部分的能耗，但不降低最高有效位部分的能耗，以使最低有效位部分不计算尾数乘积的最低有效位。
- 数据处理装置、数据处理方法和电子设备-202210946518.9
- 陈庆澍;王勇;欧阳剑;邰秀瑢;王京 - 昆仑芯（北京）科技有限公司
- 2022-08-08 - 2023-04-11 - G06F7/487
- 本公开提供了一种数据处理装置，涉及人工智能技术领域，尤其涉及深度学习、神经网络和云计算等技术领域。具体实现方案为：获取单元，配置为获取待处理数据；量化单元，配置为：根据待处理数据中多个浮点数中的极值，确定参数值；以及根据极值和参数值，对浮点数进行量化，得到量化数据，其中，量化数据包括浮点数的第一值和第二值；处理单元，配置为利用量化数据中浮点数的第一值和第二值进行运算处理，得到处理结果；以及输出单元，配置为输出处理结果。本公开还提供了一种数据处理方法和电子设备。
- 浮点计算的仿真-202211008213.X
- 陈佳升;C·李;S·加纳帕蒂;G·亨利;付方文 - 英特尔公司
- 2022-08-22 - 2023-04-07 - G06F7/487
- 描述了使用较低精度格式计算来仿真浮点计算。处理器的示例包括：浮点单元(FPU)，用于提供以第一精度格式进行原生浮点操作；以及脉动阵列硬件，包括多个数据处理单元，其中处理器用于：接收数据以用于以第一精度格式进行矩阵乘法操作的执行；使用具有第二精度格式的一个或多个值启用仿真浮点乘法操作，第二精度格式具有比第一精度格式更低的精度，仿真浮点乘法包括对脉动阵列硬件的操作；以及生成矩阵乘法操作的仿真结果。
- 一种四象限模拟乘法器电路-202211426849.6
- 陆超;王云;张建华;刘云涛;李荣荣;郑凯华 - 广东省大湾区集成电路与系统应用研究院
- 2022-11-15 - 2023-04-07 - G06F7/487
- 本发明公开了一种四象限模拟乘法器电路，该电路包括：吉尔伯特单元电路和第一有源衰减电路、第二有源衰减电路；吉尔伯特单元电路的第一输入端与有源衰减电路的输出端连接，吉尔伯特单元电路的第二输入端与第二有源衰减电路的输出端连接；第一有源衰减电路的输入端接入第一信号；第二有源衰减电路的输入端接入第二信号；所述第一有源衰减电路和所述第二有源衰减电路用于对输入信号进行衰减后，进行电平位移，使所述吉尔伯特单元电路工作在饱和区。采用本发明实施例，通过减少正负电源之间的晶体管的数量，降低了最小工作电压，从而降低了能耗；此外，同时采用有源衰减电路对输入信号进行处理，可有效扩大线性工作区。
- 基于对数运算系统的小型浮点运算单元及其在FPGA中的应用-202211614257.7
- 熊波涛;何心同;常玉春;范升 - 大连理工大学
- 2022-12-12 - 2023-03-24 - G06F7/487
- 本发明提供了基于对数运算系统的小型浮点运算单元及其在FPGA中的应用，可应用于机器学习等容错性计算，解决现有技术不能支持更高精度计算的问题，提供了更适合机器学习的架构。所提出的乘法运算单元通过对数转换器将输入的浮点数转换为对数域内的浮点数，通过尾数加法器计算对数域内的尾数结果以及指数进位信号，通过指数加法器得到指数，最后通过反对数转换器将结果转换为浮点数格式。相较于Xilinx提出的3位尾数小型浮点数乘法器，本发明支持4位、5位尾数的乘法而只需额外1～3个6输入查找表；所提出的流水线硬件结构能实现与其相同的吞吐量。此外，本发明提出的运算单元结构还可以实现除法和幂函数运算。
- 基于posit数据格式的浮点数乘法运算电路-202010138191.3
- 王中风;徐铭阳;方超;林军 - 南京大学
- 2020-03-03 - 2023-03-14 - G06F7/487
- 本申请提供了一种基于posit数据格式的浮点数的乘法运算电路。该电路包括数据输入单元101、第一解码器102、第二解码器103、乘法器104、MSB单元105、加法器106、编码器107和多路选择器108，通过电路中各元件的协同，实现基于posit数据格式的浮点数的乘法运算。本申请实施例中，采用posit数据格式进行乘法运算，则可以在0附近保证精度的同时，又可以很大程度的减少数据位宽，从而减少神经网络的训练时间，也降低了对于存储，位宽等资源的需求。
- 基于posit数据格式的浮点数乘法运算方法及装置-202010138192.8
- 王中风;徐铭阳;方超;林军 - 南京大学
- 2020-03-03 - 2023-03-14 - G06F7/487
- 本申请提供了一种基于posit数据格式的浮点数乘法运算方法及装置。所述方法包括：获取第一浮点数和第二浮点数之后，分别对第一浮点数和第二浮点数进行分析，根据分析后得到的值，确定目标浮点数。采用posit数据格式进行乘法运算，则可以在0附近保证精度的同时，又可以很大程度的减少数据位宽，从而减少神经网络的训练时间，也降低了对于存储，位宽等资源的需求。
- 基于karatsuba算法的整数乘装置-202211153533.4
- 卞春华;杨柳;田静;王中风 - 南京大学
- 2022-09-21 - 2022-12-27 - G06F7/487
- 本申请提供的一种基于karatsuba算法的整数乘装置，用于实现两个被均分成N项的输入数据的相乘运算，包括重排序模块、预计算模块、乘法模块、后处理模块以及加法合并模块。其中重排序模块用于重排N项系数，预计算模块计算交叉核输入系数，乘法模块包括N/2点的karatsuba乘法子模块，并且乘法模块不在递归过程中对输出的结果进行合并，而是利用后处理模块得到第零项输出数据、奇数项输出数据以及偶数项输出数据，再通过加法合并模块对各输出数据进行拆分拼接合并，得到最终的乘法结果，节约硬件资源，缩短时延。
- 一种Posit浮点数的除法和开方运算处理器及运算处理系统-202010344934.2
- 梁峰;吴斌;张国和;孙齐伟 - 西安交通大学
- 2020-04-27 - 2022-11-04 - G06F7/487
- 本申请提供了一种Posit浮点数的除法和开方运算处理器及运算处理系统，涉及计算机技术领域。独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理系统。所述Posit浮点数的除法和开方运算处理系统包括CPU、解码电路、编码电路Posit浮点数的除法和开方运算处理器；所述CPU是计算机的中央处理器，连接所述解码电路，Posit浮点数的除法和开方运算处理器连接所述编码电路，用于以所述补码形式的中间数据进行所述目标运算，得到以补码形式的中间数据表示的运算结果，并将所述以补码形式的中间数据表示的运算结果发送给所述编码电路。
- 一种可重构整型-浮点型乘法器-202110444216.7
- 张斌;王凯;桂小琰;张玉龙;张泽 - 西安交通大学
- 2021-04-23 - 2022-10-25 - G06F7/487
- 本发明属于数字信号处理领域，公开了一种可重构整型‑浮点型乘法器，包括使能控制模块、整型‑浮点预处理模块、前运算模块、可重构乘法模块和对阶模块；使能控制模块生成第一控制信号和第二控制信号；整型‑浮点预处理模块获取第一浮点型数据和第二浮点型数据，得到第一扩展尾数和第二扩展尾数；前运算模块得到浮点结果的符号位及浮点结果的临时阶码；可重构乘法模块得到整型结果或浮点结果的临时尾数；对阶模块得到浮点结果的尾数和阶码。不仅能实现浮点乘法运算，而且能在不增加额外资源的情况下，实现整型乘法运算，可以充分满足当前人工智能芯片的需求，在面对不同要求时可以灵活选择数据运算模式，具有更好的资源利用率、功能性及通用性。
- 神经网络的乘法处理方法、设备和计算机可读介质-201810150390.9
- 周舒畅;梁喆;胡晨;曹宇辉 - 北京旷视科技有限公司
- 2018-02-13 - 2022-09-27 - G06F7/487
- 本发明提供了一种神经网络的乘法处理方法、设备和计算机可读介质，涉及人工智能技术领域，该方法包括：在通过处理器对神经网络计算节点中的乘法运算进行乘法计算时，对获取到的预设乘法指令进行编译，得到微指令集合，其中，微指令集合中包括至少一条微指令；基于微指令集合在处理器所对应的集成电路中确定乘法计算单元，并在微指令的控制下控制乘法计算单元对待计算数据进行乘法计算的相关操作；其中，乘法计算单元中乘法器的数量为基于待计算数据确定出的，且乘法计算单元中乘法器的计算位宽低于待计算数据的位宽，本发明缓解了现有技术中存在的在通过硬件设备对神经网络的乘法运算进行计算时计算逻辑消耗较大的技术效果。
- 专利分类
