[发明专利]在源极接触沟槽中具有集成的伪肖特基二极管的功率MOSFET在审

专利信息
申请号: 201910538144.5 申请日: 2019-06-20
公开(公告)号: CN110718546A 公开(公告)日: 2020-01-21
发明(设计)人: 邓盛凌 申请(专利权)人: 瑞萨电子美国有限公司
主分类号: H01L27/088 分类号: H01L27/088;H01L29/06;H01L29/423;H01L29/78
代理公司: 11256 北京市金杜律师事务所 代理人: 李辉;董典红
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及在源极接触沟槽中具有集成的伪肖特基二极管的功率MOSFET。本实施例提供了一种半导体器件的区域,其包括在半导体衬底中被配置为沟槽MOSFET的多个功率晶体管单元。至少一个有源功率晶体管单元还包括沟槽源极区域,其中沟槽源极接触的沟槽底表面被覆盖有绝缘层和在绝缘层顶部上的导电材料层,以用作有源功率晶体管单元中的集成的伪肖特基势垒二极管。
搜索关键词: 绝缘层 晶体管单元 源极接触 源功率 肖特基势垒二极管 功率晶体管单元 肖特基二极管 半导体器件 导电材料层 功率MOSFET 沟槽MOSFET 沟槽底表面 源极区域 衬底 半导体 覆盖 配置 申请
【主权项】:
1.一种绝缘栅极半导体器件,包括:/n半导体材料区域,包括:/n半导体衬底;/n在所述衬底上的第一导电类型的第一半导体层;/n在所述衬底上生长的所述第一导电类型的外延层;/n形成在所述外延层中的第二导电类型的体区域;/n具有主表面的在所述外延层上的所述第一导电类型的第二半导体层;和/n安置在所述第二半导体层上或所述外延层上的多个TMOS单元和多个伪肖特基(P-Sch)单元,彼此相邻并邻接,使得所述多个P-Sch单元中的每个P-Sch单元被夹在所述多个TMOS单元中的任意两个TMOS单元之间,/n其中,所述多个TMOS单元中的每个TMOS单元被配置为在所述体区域中形成欧姆接触,以及/n其中,所述多个P-Sch单元中的每个P-Sch单元被配置为与所述体区域形成伪肖特基势垒二极管。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子美国有限公司,未经瑞萨电子美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910538144.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top