[发明专利]半导体器件和控制半导体器件的方法在审
| 申请号： | 201910453550.1 | 申请日： | 2019-05-28 |
| 公开（公告）号： | CN110609804A | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 藤井太郎;户井崇雄;田中照人;户川胜巳 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F15/177 | 分类号： | G06F15/177 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请的各实施例涉及半导体器件和控制半导体器件的方法。一种半导体器件包括：动态重新配置处理器，该动态重新配置处理器对顺序地输入的输入数据执行数据处理并顺序地输出数据处理的结果作为输出数据；加速器，包括并行算术部分，并行算术部分在来自动态重新配置处理器的输出数据与多个预定数据中的每个预定数据之间并行地执行算术操作；以及数据传输单元，该数据传输单元按顺序选择加速器的多个算术操作结果并将它们输出到动态重新配置处理器。 | ||
| 搜索关键词： | 重新配置 处理器 数据传输单元 半导体器件 并行算术 输出数据 预定数据 加速器 控制半导体器件 输出数据处理 算术操作结果 顺序选择 算术操作 数据处理 并行 输出 申请 | ||
【主权项】：
1.一种半导体器件，包括：/n数据处理单元，被配置为对顺序地输入的第一输入数据执行数据处理，并且顺序地输出第一输出数据作为所述数据处理的结果；/n加速器，具有并行算术部分，所述并行算术部分顺序地接收所述第一输出数据并且在所述第一输出数据与多个预定数据中的每个预定数据之间并行地执行算术操作；以及/n第一数据传输单元，被配置为接收所述加速器的多个算术操作结果，按顺序输出所述多个算术操作结果作为所述第一输入数据。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910453550.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体器件和控制半导体器件的方法-201910453550.1
- 藤井太郎;户井崇雄;田中照人;户川胜巳 - 瑞萨电子株式会社
- 2019-05-28 - 2019-12-24 - G06F15/177
- 本申请的各实施例涉及半导体器件和控制半导体器件的方法。一种半导体器件包括：动态重新配置处理器，该动态重新配置处理器对顺序地输入的输入数据执行数据处理并顺序地输出数据处理的结果作为输出数据；加速器，包括并行算术部分，并行算术部分在来自动态重新配置处理器的输出数据与多个预定数据中的每个预定数据之间并行地执行算术操作；以及数据传输单元，该数据传输单元按顺序选择加速器的多个算术操作结果并将它们输出到动态重新配置处理器。
- 配置参数传送-201780090012.X
- I·拉纳多;J·K·让索内;R·D·本森;H-S·张;R·V·拉克达瓦拉;S·佩蒂特 - 惠普发展公司;有限责任合伙企业
- 2017-04-24 - 2019-12-24 - G06F15/177
- 示例涉及配置参数传送。一种装置可以包括存储可执行指令的存储器资源。指令可以包括从主机计算设备接收第一信号的指令。指令还可以包括，用于响应于接收到所述第一信号而发起与所述主机计算设备的通信的指令。指令还可以包括，用于响应于发起与所述主机计算设备的通信而从所述主机计算设备接收配置参数的指令。所述装置还可以包括处理资源，以运行存储在存储器资源上的指令。
- 经由单独的客户端设备的自动化助理接口的智能设备配置指导-201880030420.0
- 亚历山德拉·菲茨杰拉德;杰西·博埃特赫尔;梅利莎·丹尼尔斯 - 谷歌有限责任公司
- 2018-05-07 - 2019-12-24 - G06F15/177
- 描述了用于基于从智能设备接收到的反馈和/或基于从与所述智能设备分开的设备接收到的反馈来定制用于配置所述智能设备的指令的方法、装置和计算机可读介质。一些实施方式附加地或替换地涉及利用与类似的智能设备的先前安装相对应的数据来定制提供的指令，以便减轻过去的问题在智能设备的配置期间的再发生。一些实施方式附加地或替换地涉及响应于确定智能设备将由用户配置和/或响应于确定所述智能设备的完整配置尚未发生而向所述用户主动地建议和/或提供与所述智能设备有关的指导。
- 具有用于连接组件的增强工具的图形用户界面-201480058020.2
- 埃里克·巴托;I·罗森伯格;D·史蒂文斯;D·泰温;F·M·怀特 - 起元技术有限责任公司
- 2014-08-21 - 2019-12-13 - G06F15/177
- 在一般方面，一种方法，包括：在用户界面上显示图的第一组件，该显示包括显示第一组件的至少一个端口；响应于与所显示的第一组件的用户交互，显示与第一组件的显示有所区别的第一组件的一个或多个端口的表示；以及使得用户能够生成第一组件的端口中的特定端口的表示与图的第二组件的端口之间的连接。
- FPGA部分重配置实现方法、装置及电子设备和存储介质-201910735614.7
- 王贤坤 - 苏州浪潮智能科技有限公司
- 2019-08-09 - 2019-11-29 - G06F15/177
- 本申请公开了一种FPGA部分重配置实现方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定FPGA的逻辑结构；其中，所述逻辑结构描述所述FPGA中多个逻辑区域的划分结果；为每个所述逻辑区域分配逻辑资源，并为每个所述逻辑区域设置约束标志，以便实现FPGA的部分重配置；基于每个所述逻辑区域的代码生成每个所述逻辑区域的网表，并根据所述网表对所述FPGA进行布局布线。由此可见，本申请提供的FPGA部分重配置实现方法，降低了实现FPGA部分重配置的硬件结构的复杂程度和软件依赖性。
- 专利分类
