[发明专利]信号转换电路及信号读出电路架构在审
| 申请号： | 201910118919.3 | 申请日： | 2019-02-13 |
| 公开（公告）号： | CN111565032A | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | 顾凤军 | 申请（专利权）人： | 上海耕岩智能科技有限公司 |
| 主分类号： | H03K5/00 | 分类号： | H03K5/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张振军 |
| 地址： | 201800 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种信号转换电路以及信号读出电路架构，所述信号转换电路包括：输入开关电容，一端接收所述感测阵列输出的电信号，另一端与所述运算放大器的输入端耦接；反馈开关电容，一端与所述运算放大器的输入端耦接，另一端与运算放大器的输入输出端耦接；输入开关，适于控制所述输入开关电容的接入与否；反馈开关，适于控制所述反馈开关电容的接入与否；其中，所述感测阵列输出的电信号包括电荷、电流或电压，所述输入开关电容和反馈开关电容的等效阻抗与所述感测阵列的输出特性相关。根据所述感测阵列输出的不同信号，所述信号转换电路可以采用不同的转换模式，以使所述信号读出电路架构可应用于不同的感测阵列。 | ||
| 搜索关键词： | 信号 转换 电路 读出 架构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海耕岩智能科技有限公司，未经上海耕岩智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910118919.3/，转载请声明来源钻瓜专利网。
- 上一篇：通信方法及其装置、系统
- 下一篇：一种智慧城市工程车辆的运营解决系统
- 同类专利
- 固定延迟时间实现方法和装置-202311221141.1
- 喻文娟;汪佳峰 - 浙江力积存储科技有限公司
- 2023-09-21 - 2023-10-27 - H03K5/00
- 本发明公开一种固定延迟时间的实现方法和装置，包括：前级电路向锁存电路发送信号，锁存电路对信号内的有效信息进行锁存；计数器根据有效信息，对外部时钟进行计数；根据芯片内至少两个系统模块的公用参数值，获取系统当前工作频率，并配置频率标记信号发送至组合逻辑电路；组合逻辑电路依据频率标记信号判断计数器的计数，并当满足预设需求时，产生停止信号，将锁存电路置为无效后，取代现有振荡器电路产生延迟的方式，显著减少选用MOS管的数量，克服其因受温度、电压和工艺因素作用造成影响的缺陷；采用数字方式产生延迟，通过系统内模块间的公用参数值判断系统当前的工作频率，使得在不同工作频率下运行的系统，都能产生准确的固定延迟时间。
- 基于看门狗芯片的降频电路、装置和方法-201710530407.9
- 赵东明;江国进;孙永滨;白涛;张春雷;石桂连;陈乃奎;陈银杰;宋磊;李伟;崔亚军 - 北京广利核系统工程有限公司;中国广核集团有限公司
- 2017-06-29 - 2023-10-13 - H03K5/00
- 本发明属于电子通信的技术领域，解决的是技术问题是提供一种电路设计相对简单、占用电路板空间现对小，采用看门狗芯片和计数器结合组成的基于看门狗芯片的降频电路、装置和方法；所述降频电路包括：看门狗电路模块，设置成接收第一高频信号，并且将所述第一高频信号转换成低于第一高频信号频率的第一低频信号；计数器电路模块，设置成与所述看门狗电路模块的输出端连接，能够接收所述第一低频信号，并且将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号。
- OTP延时电路及LDO芯片-202310808857.5
- 杨芮 - 思瑞浦微电子科技（上海）有限责任公司
- 2023-07-03 - 2023-10-03 - H03K5/00
- 本发明揭示了一种OTP延时电路及LDO芯片，所述OTP延时电路包括：温度迟滞单元，包括比较器、与比较器第一输入端相连的基准电压单元、与比较器第二输入端相连的温度敏感单元及与比较器输出端相连的第一反相器；时钟信号产生单元，与比较器的第二输入端相连，用于控制比较器第二输入端的电压，以产生时钟信号VCLK；延时单元，与第一反相器的输出端相连，用于对时钟信号VCLK进行延时以产生延时信号VQ；OTP单元，与延时单元及温度迟滞单元相连，用于根据时钟信号VCLK及延时信号VQ产生单边延时的OTP信号。本发明的OTP延时电路不仅实现了温度迟滞，还能够实现在OTP恢复时延时，触发OTP时直接关断后续电路，避免芯片频繁开关切换造成芯片烧坏或者系统功能异常。
- 一种数字电路延迟单元、延迟电路、芯片及控制方法-202310766447.9
- 徐聪 - 成都电科星拓科技有限公司
- 2023-06-27 - 2023-09-29 - H03K5/00
- 本发明提供了一种数字电路延迟单元，该延迟单元外部设有第一输入接口、第二输入接口、第一输出接口、第二输出接口以及使能信号接口，内部设置有缓冲器与数据选择器；第一输入接口内接缓冲器的输入端，缓冲器的输出端分别接至数据选择器的第一输入端和第一输出接口；第二输入接口内接数据选择器的第二输入端，数据选择器的输出端接至第二输出接口；使能信号接口内接数据选择器的使能端。本发明提出了新的延迟单元结构，能够保证延迟的精准控制，并且能够通过任意数量延迟单元串联实现延迟控制，而不会造成除延迟单元外延迟差异。
- 一种下拉电流辅助建立电路-202310784371.2
- 崔新宇 - 思瑞浦微电子科技（上海）有限责任公司
- 2023-06-29 - 2023-09-29 - H03K5/00
- 本发明公开一种下拉电流辅助建立电路，应用于I2C总线缓冲电路，该下拉电流辅助建立电路包括：预充电单元，包括第一电容C1和至少一个嵌位管，第一电容C1的第一端分别与嵌位管的控制端及电源电压相连，第一电容C1的第二端与地电位相连，嵌位管的第一端与电源电压相连、第二端与地电位相连；控制单元，分别与第一电容C1的第一端及第八MOS管M8的控制端相连，用于控制第一电容C1向第八MOS管M8充电；脉冲单元，与控制单元相连，用于产生脉冲信号以驱动控制单元控制第一电容C1向第八MOS管M8充电。本发明在运算放大器使能之后，通过预充电单元与第八MOS管M8实现电荷共享，动态提升了第八MOS管M8的下拉电流能力，能有效抑制时钟延展时总线上产生过冲。
- 一种高精度数字检沿电路及时钟周期量化方法-202310766460.4
- 徐聪 - 成都电科星拓科技有限公司
- 2023-06-27 - 2023-09-29 - H03K5/00
- 本发明提供了一种高精度数字检沿电路，包括第一数字延迟线、第二数字延迟线、第一采样寄存器、第二采样寄存器以及与门；时钟信号分别输入至第一数字延迟线、第一采样寄存器与第二采样寄存器CLK控制端，经第一数字延迟线的时钟信号分别输入至第一采样寄存器输入端和第二数字延迟线，第二数字延迟线的信号输入值第二采样寄存器输入端；第二采样寄存器输出取反后与第一采样寄存器输出信号输入至与门，根据与门输出确定时钟边沿。本发明不依赖模拟电路由纯数字电路实现，简化设计流程和难度，不依赖高频时钟检沿，降低了系统要求，同时精度误差控制在约几个寄存器建立保持时间，精度得到提高，并实现时钟周期量化，便于精确控制相移时钟的位置。
- 存储器件、存储器件和存储器控制器的操作方法-202310293745.0
- 吴台荣 - 三星电子株式会社
- 2023-03-23 - 2023-09-26 - H03K5/00
- 提供了一种存储器件、存储器件的操作方法以及存储器控制器的操作方法。操作存储器件的方法包括：从存储器控制器接收与时钟信号同步的操作命令，接收具有全速率频率的数据时钟信号和通过多个数据信号中的至少一个数据信号提供的同步模式。然后基于所述同步模式使用同步操作来使所述时钟信号和所述数据时钟信号同步。所述数据时钟信号可以在从所述操作命令被接收的时间点起经过第一延迟时间之后被接收。所述第一延迟时间是准备所述同步操作所必需的延迟时间。
- 一种宽频正交信号发生器及信号发生方法-202110556642.X
- 薛子盛;封悦;邓磊;储开斌;郭俊俊;莫琦;金文博 - 常州大学
- 2021-05-21 - 2023-09-26 - H03K5/00
- 本发明公开了一种宽频正交信号发生器及信号发生方法，高频信号源将产生的频率可调的高频信号，经积分电路后的信号V
- 使用电压倍增器电平移位时钟信号的电路-201811133577.4
- V·拉纳 - 意法半导体国际有限公司
- 2018-09-27 - 2023-09-08 - H03K5/00
- 本公开涉及使用电压倍增器电平移位时钟信号的电路。例如，一种电压倍增器电路，响应于接收到的时钟信号进行操作以对输入电压执行电压倍增操作以生成输出电压。电压倍增器电路包括一对中间节点，它们电容性地耦合以分别接收时钟信号的相反相位。第一CMOS驱动器电路耦合至一个中间节点并且具有被配置为生成电平移位输出时钟信号的一个相位的输出。第二CMOS驱动器电路耦合至另一中间节点并具有被配置为生成电平移位输出时钟信号的另一相位。
- 延时电路和电子设备-202310537737.6
- 毛豪;王红义 - 拓尔微电子股份有限公司
- 2023-05-12 - 2023-09-01 - H03K5/00
- 本申请适用于电子电路技术领域，提供了一种延时电路和电子设备，延时电路中的缓冲模块分别与第一电流调节模块、充放电模块和第一反相模块电连接，第一电流调节模块与第一反相模块电连接，缓冲模块、第一电流调节模块和第一反相模块均与电源电连接，缓冲模块、第一反相模块和充放电模块均与地电位电连接；缓冲模块为充放电模块提供充电电流；充放电模块根据充电电流进行充电，当充放电模块充电至第一预设电压时，第一反相模块输出第一控制信号，第一电流调节模块根据第一控制信号对充电电流进行调节，使充电电流增大，以提高充放电模块的充电速度。本申请实施例提供的延时电路解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。
- 延时电路及电子设备-202310539093.4
- 毛豪;王红义 - 拓尔微电子股份有限公司
- 2023-05-12 - 2023-09-01 - H03K5/00
- 本申请适用于电子电路技术领域，提供了一种延时电路及电子设备，延时电路中的缓冲模块分别与第一电流调节模块、充放电模块和第一反相模块电连接，第一电流调节模块与第一反相模块电连接，缓冲模块和第一反相模块均用于与电源电连接，缓冲模块、第一电流调节模块、充放电模块和第一反相模块均用于与地电位电连接；缓冲模块为充放电模块提供放电电流；充放电模块根据放电电流进行放电，当充放电模块放电至第一预设电压时，第一反相模块输出第一控制信号，第一电流调节模块用于根据第一控制信号对放电电流进行调节，使放电电流增大，以提高充放电模块的放电速度。本申请实施例提供的延时电路解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。
- 一种延时电路、方法、防止信号误触发电路和集成电路-202010676531.8
- 李征;朱伟东 - 江苏应能微电子有限公司
- 2020-07-14 - 2023-08-18 - H03K5/00
- 本发明实施例公开了一种延时电路、方法、防止信号误触发电路和集成电路，其中，延时电路包括：上升沿延时电路和下降沿延时电路；所述上升沿延时电路采用组合逻辑电路，用于对输入信号的上升沿进行延时；所述下降沿延时电路采用组合逻辑电路，用于对输入信号的下降沿进行延时。本发明实施例的技术方案中延时电路不使用寄存器，只使用最基本的组合逻辑电路就能达到现有模拟、数字延时方法同等的延时效果，而且与现有模拟、数字延时方法相比，本发明实施例的技术方案中延时电路所需芯片面积小，成本低，降低了芯片功耗低，契合目前集成电路精密化、小型化的发展趋势，适宜推广应用。
- 基于仲裁器PUF的可靠性增强结构及增强方法-202010295609.1
- 张伟;刘俊杰;王耀 - 芯峰科技（广州）有限公司
- 2020-04-15 - 2023-08-15 - H03K5/00
- 本发明公开了一种基于仲裁器PUF的可靠性增强结构及增强方法，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块和与其连接的第一延迟路径和第二延迟路径，第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，延迟单元包括两个完全相同且相互并联的第一三态反相器矩阵，仲裁器模块包括仲裁器和稳定电路模块，稳定电路模块分别与仲裁器、第一延迟路径和第二延迟路径连接；其有益效果是：通过创新APUF的整体结构，在不增加延时路径级数的前提下，增加CRPs的数量，以提高APUF的唯一性；通过创新APUF中延迟单元中的微观结构，并引入一个稳定电路模块，提高APUF的可靠性。
- 修正电路-201810887362.5
- 平嶋康伯;小柳胜 - 铠侠股份有限公司
- 2018-08-06 - 2023-08-11 - H03K5/00
- 实施方式提供一种改善工作周期的调整的修正电路。一实施方式的修正电路包含第1检测部、第2检测部、延迟部、及波形整形部。第1检测部是以测量第1时脉的第1电平与第2电平中第1电平的第1期间的方式构成。第2检测部是以测量与第1时脉互补的第2时脉的第1电平的第2期间的方式构成。延迟部是以使第1时脉与第2时脉的一个延迟基于第1期间与第2期间的差的量，而产生延迟时脉的方式构成。波形整形部是以产生具有基于延迟时脉的上升边缘与下降边缘中的一个边缘，与第1时脉及第2时脉的另一个的所述一个边缘切换的逻辑电平的第3时脉的方式构成。
- 一种可调延时自复位的峰值保持电路及方法-202310414960.1
- 张焕新;沈国红;廖家杰;朱光武;孙莹;脱长生;权子达;袁斌;王丽萍;荆涛;孙越强 - 中国科学院国家空间科学中心
- 2023-04-18 - 2023-08-08 - H03K5/00
- 本发明涉及峰值保持领域，涉及一种可调延时自复位峰值保持电路及方法。本发明电路包括传输门可控充放电模块和时间可调复位模块；传输门可控充放电模块包括第一传输门、第二传输门和峰值保持电容；第一传输门的输出串联到第二传输门的输入；时间可调复位模块在峰值电压信号保持结束时断开前端信号的输入，控制第一传输门和第二传输门形成传输门放电回路使峰值保持电容开始放电；在前端未有信号输入时和在峰值电压信号复位结束时控制第一传输门和第二传输门形成传输门充电回路；还对峰值保持电路输出的峰值信号进行保持，保证后端电路对峰值信号的采集。本发明解决了国产峰保电路线性度差、输出信号幅度损失大及计数率低等问题。
- 具有任意频率获取的低抖动时钟倍频器电路和方法-202180079536.5
- H·亚索塔兰;N·雅吉尼;Z·李;C·汀;R·王 - 拉姆伯斯公司
- 2021-11-25 - 2023-07-25 - H03K5/00
- 描述了一种用于生成低抖动输出时钟的电路和方法，该低抖动输出时钟相对于高频时钟具有任意非整数分频比。高频时钟的整数分频比可以通过将高频时钟除以参考时钟并且将输出时钟锁相到高频时钟来实现。非整数分频比可以通过将高频时钟除以最接近的整数、向下取整并且然后将所得到的输出时钟延迟除法的模数来实现。然后可以旋转延迟以创建相对于高频时钟具有非整数分频比的时钟。通过这样做，可以使用不受频率的约束的高频时钟，该频率为每个期望的特定于分量的输出时钟信号的整数倍。
- 一种流水线反压控制方法、装置和电路-202310424891.2
- 王金龙;陈亮;张其 - 上海燧原科技有限公司
- 2023-04-19 - 2023-07-21 - H03K5/00
- 本发明实施例公开了一种流水线反压控制方法、装置和电路。流水线反压控制方法包括：接收流水线传输的信号；当流水线传输的信号中包括下游反压信号时，控制流水线传输的数据存储至数据缓存器，并控制与数据缓存器连接的选择器无数据输出；当流水线传输的信号中包括下游未反压信号时，若数据缓存器为空，则控制流水线传输的数据直接由选择器输出。本发明实施例提供的流水线反压控制方法、装置和电路，能够提升流水线的使用效率，并降低功耗。
- 数据接收装置-202180073921.9
- 柳瀬直人;道家一纪;渡邉泰弘;高桥良 - 索尼半导体解决方案公司
- 2021-10-14 - 2023-07-21 - H03K5/00
- 本公开的数据接收装置包括：第一相位调整电路，对经由多条数据信号线接收的多个数据信号之间的相位进行调整；和第二相位调整电路，在由第一相位调整电路对多个数据信号之间的相位进行调整之后，对经由时钟信号线接收的时钟信号的相位相对于多个数据信号进行调整。
- 一种基于微带线的负群时延电路-202310308081.0
- 江婉;王言达;黄永茂;刘达吏 - 西华大学;成都云康讯达科技有限公司
- 2023-03-27 - 2023-07-18 - H03K5/00
- 本发明提供了一种基于微带线的负群时延电路，包括介质基板，还包括主传输线、微带线、匹配电路和控制电路；所述主传输线、所述微带线和所述匹配电路设置在所述介质基板上；所述主传输线与所述微带线耦合，产生负群时延效果；所述匹配电路与所述主传输线连接，用于补偿电路，降低回波损耗；所述控制电路与所述微带线连接，用于调控负群时延值和中心频率。
- 上电自动调整多路时钟保持输出延迟相等的方法及电路-202310318846.9
- 李蓝 - 成都电科星拓科技有限公司
- 2023-03-28 - 2023-07-11 - H03K5/00
- 本发明公开了一种上电自动调整多路时钟保持输出延迟相等的方法及电路，其中方法包括以下步骤：基于目标时钟芯片的n路输出电路，在相邻输出电路之间分别增加一个相同的延迟比较电路，并分别产生带有延迟信息的延迟信号；根据所述延迟信号计算n路输出信号之间的延迟信息，取所述延迟信息中的最大值作为基准，对其余延迟信息对应的输出信号进行相应延迟，使最终输出的n路输出信号具有相同的延迟，即无时钟偏移。本发明在目标时钟芯片上电过程即可以完成时钟偏移检测，同时对相应输出进行延迟，满足所有输出的时钟偏移要求，不会对目标时钟芯片造成功耗和其他性能的影响。
- 一种自动调整多路分频器延迟相等的方法及电路-202310310595.X
- 李蓝 - 成都电科星拓科技有限公司
- 2023-03-28 - 2023-07-11 - H03K5/00
- 本发明公开了一种自动调整多路分频器延迟相等的方法及电路，其中方法包括以下步骤：基于目标时钟芯片的n路分频器支路，在相邻分频器支路的第i级分频器之间分别设置一个相同的延迟比较电路，并分别产生带有延迟信息的延迟信号；其中，2≤i≤m，m和n为大于等于2的正整数；根据所述延迟信号分别计算n路输出信号第i级分频器之间的延迟信息，取所述延迟信息中的最大值作为基准，对其余延迟信息对应的输出信号进行相应延迟，使最终输出的n路输出信号的每级分频器具有相同的延迟，即无时钟偏移。本发明可检测分频器输出延迟，逐级进行延迟比较，逐级进行延迟补偿，可避免整个分频器因延迟太大导致进行常规同步处理时产生时序出错。
- 电源电压监测和高分辨率自适应时钟延长电路-201710882701.6
- 安德鲁·卡尔森;卡尔·雷米 - 迈络思科技有限公司
- 2017-09-26 - 2023-06-27 - H03K5/00
- 描述了使用电源电压监测电路和高分辨率自适应时钟延长电路来补偿集成电路上的电压下降的集成电路和方法。在一些示例性实施方式中，该方法包括监测集成电路上的电源电压，检测集成电路中如电源的动态损耗的电压下降，以及根据检测到的电压下降来延长当前时钟周期，以在下一个时钟周期之前为集成电路上的逻辑提供更多的时间来完成。
- 延时器-202211715915.1
- 邓娜娜;张小慧;刁盛锡 - 上海驼芯半导体有限公司
- 2022-12-29 - 2023-06-23 - H03K5/00
- 本发明公开了一种延时器，包括：输入缓冲器模块用于对方波信号进行整形并传输至驰豫振荡器模块以及数字处理模块；电压电流转换模块用于将外部控制的电压转换成电流信号并传输至驰豫振荡器模块；驰豫振荡器模块用于基于整形后的方波信号以及电流信号产生时钟信号并传输至数字处理模块；数字处理模块用于基于整形后的方波信号对时钟信号进行分频处理，得到延时信号。本发明通过输入缓冲器模块、电压电流转换模块、驰豫振荡器模块以及数字处理模块之间的数据交互，实现了对外部输入的方波信号进行整形、上升沿、下降沿的检测，采用驰豫振荡器模块的电路结构，利用恒流源线性控制电容充放电，实现了较宽的延时范围，提高了延时精度和稳定性。
- 一种可调充电和放电延时时长的RC延时电路-201911239292.3
- 江小龙;李飞;姚欣 - 河南嘉晨智能控制股份有限公司
- 2019-12-06 - 2023-06-23 - H03K5/00
- 本发明提供一种本发明可调充电和放电延时时长的RC延时电路，包括第一RC延时电路和第二RC延时电路，其中所述第一RC延时电路包括第一电阻(R
- 延时电路及芯片-202320643228.7
- 郭昶;支禹杰;冒小建 - 归芯科技（深圳）有限公司
- 2023-03-15 - 2023-06-23 - H03K5/00
- 本实用新型提供一种延时电路及芯片，包括：隔离单元，所述隔离单元的输入端用于接收使能信号；第一电阻，所述第一电阻的第一端与所述隔离单元的输出端电连接；第一电容，所述第一电容的第一端与所述第一电阻的第二端电连接，所述第一电容的第二端接地；异或门电路，所述异或门电路的第一输入端用于接收使能信号，所述异或门电路的第二输入端与所述第一电阻的第二端电连接，所述异或门电路的输出端用于输出开关控制信号。本实用新型提供的延时电路及芯片，能够通过使能信号的单次变化，实现开关控制信号具有一定时间间隔的两次变化，减少了硬件开销。
- 一种延迟电路、方法、延迟链及芯片-201811615768.4
- 林长龙;孙欣茁;钟石强 - 龙芯中科技术股份有限公司
- 2018-12-27 - 2023-06-06 - H03K5/00
- 本发明实施例提供一种延迟电路、方法、延迟链及芯片，延迟电路包括：信号接收模块、RS触发模块、毛刺消除模块和延迟模块。本发明实施例将使能信号经过信号接收模块处理后，得到作为RS触发模块输入的第一输出信号和第二输出信号，通过RS触发模块的触发逻辑得到第三输出信号和第四输出信号，然后将第三输出信号经过毛刺消除模块延时得到第五输出信号，则第五输出信号比第四输出信号有延迟，避免出现第五输出信号早于第四输出信号变为高电平的现象发生，使得延迟模块中不会因为第五输出信号早于第四输出信号变为高电平而出现毛刺。
- 数字时钟生成和变化控制电路装置-201780083730.4
- F·诺沙迪;J·布鲁斯 - 高通股份有限公司
- 2017-11-28 - 2023-05-23 - H03K5/00
- 在特定方面中，一种数字电路包括延迟线以生成输入时钟的多个延迟版本。数字电路还包括：选择电路装置，基于时钟选择信号提供输入时钟的多个延迟版本中的所选一个延迟版本；以及反馈电路装置，基于输入时钟的多个延迟版本中的所选一个延迟版本以及基于输入时钟生成时钟选择信号。时钟选择信号进一步用于选择和生成其他时钟和/或用于变化控制。
- 一种基于FPGA的电路延迟系统-202310088945.2
- 杨智策;严悦励 - 上海科技大学
- 2023-02-03 - 2023-05-12 - H03K5/00
- 本发明提供的一种基于FPGA的电路延迟系统，其特征在于，使用FPGA的逻辑门电路元件产生信号延迟，包括串联的N1个粗粒度延迟模块以及串联的N2个细粒度延迟模块，通过粗粒度延迟控制信号从N1个粗粒度延迟模块中选择n1个粗粒度延迟模块，通过细粒度延迟控制信号从N2个细粒度延迟模块中选择n2个细粒度延迟模块，输入信号先经过n1个粗粒度延迟模块后再经过n2个细粒度延迟模块产生最后的输出信号。本发明通过FPGA实现了一个可调的信号延迟系统，甚至可以达到皮秒级延迟。单个门电路延迟时间由不同厂家不同芯片的制造工艺决定。本发明仅使用FPGA门电路延迟实现，通过调整使用的门电路数量，可以完成皮秒级信号延迟效果，成本较低。
- 一种同步控制信号发生电路-201710450758.9
- 彭志辉;李凯;周晨;潘晓铭;刘文文 - 温州大学
- 2017-06-15 - 2023-05-05 - H03K5/00
- 本发明提供一种同步控制信号发生电路，包括：PWM模块1、PWM模块2、上电延时电路、D触发器U1、D触发器U2、电控开关S1、电控开关S2、三态门G1、同或门G2、同或门G3、或门G4和同步信号syn输入输出接线端子，本发明采用非主从、动态同步方案，与静态主从同步方案相比较具有更高的可靠性；在并联控制中通过竞争方式产生一个同步时钟信号源，同步时钟信号源来自于同步控制信号发生电路中三态门最早处于通态的模块，因而同步信号源为唯一。本发明支持并联系统工作条件下进行热插拔，不会丢失同步信号。相较于通过通信总线进行同步控制方案，本发明只需用导线连接即可实现控制器的同步，具有结构简单，实用性好。
- 一种熔丝单元及具有该熔丝单元的半导体器件和电子装置-201711058840.3
- 张传宝;王奇峰 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-11-01 - 2023-05-02 - H03K5/00
- 本发明提供一种熔丝单元及具有该熔丝单元的半导体器件和电子装置，该熔丝单元包括：熔丝元件，开关元件，所述开关元件一端与所述熔丝元件连接，另一端接地；恒压电路，所述恒压电路设置在所述熔丝元件和工作电压之间，为所述熔丝元件提供恒定电压。该熔丝单元可以使得当VDD从1.4V到2.5V变化时仍然可以通过工艺质检。该半导体器件和电子装置具有类似的优点。
- 专利分类
