[发明专利]用于系统级封装的防静电装置及其制备方法有效
| 申请号： | 201711349123.6 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108063113B | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | 张捷 | 申请（专利权）人： | 浙江清华柔性电子技术研究院 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/768;H01L23/538;H01L27/02 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 刘长春 |
| 地址： | 314000 浙江省嘉兴*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于系统级封装的防静电装置及其制备方法，该方法包括：选取Si衬底；刻蚀所述Si衬底分别形成多个TSV和多个隔离沟槽；刻蚀所述Si衬底在所述隔离沟槽之间形成多个器件沟槽；填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；在所述器件沟槽制备横向SCR管；制备所述TSV区的第一端面与所述横向SCR管的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。 | ||
| 搜索关键词： | 用于 系统 封装 静电 装置 及其 制备 方法 | ||
【主权项】：
1.一种用于系统级封装的防静电装置的制备方法，其特征在于，包括：S101、选取Si衬底；S102、刻蚀所述Si衬底分别形成TSV孔和隔离沟槽；S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；S104、在两个所述隔离区之间制备SCR管的N阱区和P阱区；S105、制备SCR管的N阱接触区、阴极、P阱接触区和阳极；S106、在所述TSV区的第一端面与所述SCR管之间形成互连线；S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江清华柔性电子技术研究院，未经浙江清华柔性电子技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711349123.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
