[发明专利]半导体装置的形成方法有效
| 申请号： | 201711219755.0 | 申请日： | 2017-11-29 |
| 公开（公告）号： | CN109427545B | 公开（公告）日： | 2021-02-19 |
| 发明（设计）人： | 锺泽良;黄骑德;孙旭昌;陈科维 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/04;H01L21/28 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 冯志云;张福根 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一实施例中，一方法包含在半导体鳍上形成栅极堆叠，栅极堆叠具有多个栅极间隙壁沿栅极堆叠的相对侧延伸；形成与栅极堆叠相邻的源极/漏极区；将栅极堆叠凹陷以在这些栅极间隙壁之间形成第一凹口；在第一凹口中的栅极堆叠上方沉积介电层；在第一凹口中的介电层和栅极堆叠上方形成第一金属掩模；回蚀刻介电层和栅极间隙壁以在第一金属掩模下方形成介电掩模；在第一金属掩模上方和相邻栅极堆叠沉积导电材料；以及平坦化导电材料以形成接点电性连接至源极/漏极区，接点的顶表面与介电掩模的顶表面齐平。 | ||
| 搜索关键词： | 半导体 装置 形成 方法 | ||
【主权项】：
1.一种半导体装置的形成方法，包括:在一半导体鳍上形成一栅极堆叠，该栅极堆叠具有多个栅极间隙壁沿该栅极堆叠的相对侧延伸；形成与该栅极堆叠相邻的一源极/漏极区；将该栅极堆叠凹陷以在所述多个栅极间隙壁之间形成一第一凹口；在该第一凹口中的该栅极堆叠上方沉积一介电层；在该第一凹口中的该介电层和该栅极堆叠上方形成一第一金属掩模；回蚀刻该介电层和所述多个栅极间隙壁以在该第一金属掩模下方形成一介电掩模；在该第一金属掩模上方和相邻该栅极堆叠沉积一导电材料；以及平坦化该导电材料以形成一接点电性连接至该源极/漏极区，该接点的顶表面与该介电掩模的顶表面齐平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711219755.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件的制造方法
- 下一篇：半导体结构的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
