[发明专利]堆叠状半导体结构

摘要

一种堆叠状半导体结构具有：N个相互串联连接的半导体二极管，每个半导体二极管具有一个p‑n结，在各两个彼此相继的半导体二极管之间构造隧道二极管，半导体二极管和隧道二极管一起单片式地集成并且共同形成具有上侧和下侧的堆叠，半导体二极管的数目N大于等于2，在以光照射堆叠的情况下堆叠在300K的情况下具有大于2V的源电压，以及在从第一堆叠的上侧朝堆叠的下侧，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管朝最下面的二极管增加，半导体二极管具有相同的带隙，堆叠构造在衬底上，在堆叠的下侧附近构造有环绕的、凸肩状的主级，主级具有出口面，堆叠借助下侧布置在衬底上，衬底包括半导体材料。

主权项

1.一种堆叠状半导体结构(HL)，所述半导体结构具有：N个相互串联连接的半导体二极管，其中，每个半导体二极管(D1，D2，D3，D4，D5)具有一个p-n结，并且所述半导体二极管(D1，D2，D3，D4，D5)具有p型掺杂的吸收层，并且所述半导体二极管(D1，D2，D3，D4，D5)具有n型吸收层，其中，所述n型吸收层由具有比所述n型吸收层的带隙更大的带隙的n型掺杂的钝化层钝化，其中，所述半导体二极管的p型吸收层由具有比所述p型吸收层的带隙更大的带隙的p型掺杂的钝化层钝化，以及在各两个彼此相继的半导体二极管(D1，D2，D3，D4，D5)之间构造有一个隧道二极管(T1，T2；T3，T4)，其中，所述隧道二极管(T1，T2；T3，T4)具有多个半导体层，所述多个半导体层具有比p/n型吸收层的带隙更高的带隙，所述具有更高的带隙的半导体层分别由具有改变的化学计量的和/或不同于所述半导体二极管(D1，D2，D3，D4，D5)的p/n型吸收层的另外的元素组分的材料制成，以及所述半导体二极管(D1，D2，D3，D4，D5)和所述隧道二极管(T1，T2；T3，T4)一起单片式地集成并且共同形成具有上侧和下侧的堆叠(ST1)，并且所述半导体二极管(D1，D2，D3，D4，D5)的数目N大于等于2，以及在以光(L)照射所述堆叠(ST1)的情况下，所述堆叠(ST1)在300K的情况下具有大于2V的源电压(VQ)，其中，所述光(L)在所述上侧处射到所述堆叠(ST1)上的表面(OB)上,其特征在于，在所述堆叠上侧处的被照射的表面的尺寸基本上相应于所述堆叠(ST1)的在所述上侧处的面的尺寸，以及在从所述第一堆叠(ST1)的上侧朝所述堆叠(ST1)的下侧的光入射方向上，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管(D1)朝最下面的二极管(D3-D5)增加，以及所述半导体二极管(D1，D2，D3，D4，D5)具有相同的带隙或者具有在带隙方面的小于0.1eV的差别，以及所述堆叠(ST1)具有小于20μm的总厚度并且构造在衬底(SUB)上，以及在所述堆叠(ST1)的下侧附近构造有环绕的、凸肩状的主级，所述主级具有出口面(AUF)，其中，所述主级(STU)的棱边距离所述堆叠(ST1)的直接邻接的侧面最少5μm，最大500μm，以及构成所述堆叠(ST1)的半导体层的侧面借助蚀刻工艺来构造并且具有在0.002μm和0.2μm之间的平均粗糙度值Ra，并且所述堆叠(ST1)借助所述下侧布置在衬底(SUB)上，并且所述衬底(SUB)包括半导体材料。