[发明专利]半导体装置以及制造半导体装置的方法有效
申请号: | 201710682932.2 | 申请日: | 2017-08-11 |
公开(公告)号: | CN107808861B | 公开(公告)日: | 2023-06-27 |
发明(设计)人: | 安孙子雄哉;江口聪司;斎藤滋晃;谷口大辅;山口夏生 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L21/60 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 欧阳帆 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体装置以及制造半导体装置的方法。本发明提高了半导体装置的特性。具有其中p型柱区域和n型柱区域周期性地布置的超结结构的半导体装置被配置如下。每个n型柱区域都具有包括位于沟槽之间的n型外延层的垂直部以及部署在沟槽的侧面上的锥形嵌入式n型外延膜。每个p型柱区域都包括部署在沟槽内的嵌入式p型外延膜。因而锥形嵌入式n型外延膜被设置在其中将要部署p型柱区域的沟槽的侧壁上,由此允许p型柱区域具有倒梯形形状,从而带来p型柱区域中的p型杂质的浓度变化的裕度增加。导通电阻能够通过n型杂质(例如,As)的横向扩散来降低。 | ||
搜索关键词: | 半导体 装置 以及 制造 方法 | ||
【主权项】:
一种半导体装置,包括:半导体层;形成在所述半导体层中的多个第一支柱和多个第二支柱,所述多个第一支柱具有第一导电类型,所述多个第二支柱具有第二导电类型,所述第二导电类型为与所述第一导电类型相反的导电类型;多个第一沟槽,所述多个第一沟槽形成在所述半导体层中;以及半导体元件,所述半导体元件形成在所述半导体层上方,其中所述第一支柱和所述第二支柱交替地布置,其中所述第二支柱中的每个都包括第一部和第二部,所述第一部包括位于所述第一沟槽之间的具有所述第二导电类型的所述半导体层,所述第二部包括部署在所述第一沟槽中的每个的侧面上的具有所述第二导电类型的锥形嵌入式半导体膜,以及其中所述第一支柱中的每个都包括部署在所述第一沟槽中的具有所述第一导电类型的嵌入式半导体膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710682932.2/,转载请声明来源钻瓜专利网。
- 上一篇:芯片封装结构及其制造方法
- 下一篇:抗短路芯片级封装