[发明专利]一种沟槽式肖特基的制造方法在审
| 申请号： | 201710669356.8 | 申请日： | 2017-08-08 |
| 公开（公告）号： | CN109390233A | 公开（公告）日： | 2019-02-26 |
| 发明（设计）人： | 王万礼;王彦君;孙晨光;徐长坡;刘闯;张晋英;刘晓芳;董子旭;张喆;张建;戴明磊;徐阳;赵杨;张飚;李玉伟;魏东娜;马国芹;张俊芳 | 申请（专利权）人： | 天津环鑫科技发展有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L29/872 |
| 代理公司： | 天津诺德知识产权代理事务所(特殊普通合伙) 12213 | 代理人： | 栾志超 |
| 地址： | 300384 天津市西青区*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种沟槽式肖特基的制造方法，该方法包括如下步骤：a.在N+重掺衬底上先外延一层缓冲层；b.在所述缓冲层上依次生长n层轻掺层。本发明先外延一层掺杂浓度相对高一些的缓冲层，用于在保证器件耐压的前提下进一步的降低器件的正向导通压降，降低漂移区的电阻，再外延一层或多层掺杂浓度逐渐降低的轻掺层使各层电阻率逐渐增大，能够有效降低器件的反向漏电，实现势垒区和沟槽间的耐压优化，实现了对外延电阻率的调整，有效降低了沟槽肖特基产品的漏电和导通压降，进一步提升器件性能；衬底材料采用多层外延的方式来提升器件的性能，不需要额外的增加特殊的工艺，与现有工艺完全兼容，降低加工成本。 | ||
| 搜索关键词： | 缓冲层 肖特基 降低器件 提升器件 电阻率 沟槽式 多层 耐压 掺杂 正向导通压降 漏电 衬底材料 导通压降 反向漏电 逐渐降低 逐渐增大 漂移区 势垒区 衬底 电阻 制造 兼容 生长 加工 优化 保证 | ||
【主权项】：
1.一种沟槽式肖特基的制造方法，其特征在于，包括如下步骤：a.在N+重掺衬底上先外延一层缓冲层；b.在所述缓冲层上依次生长n层轻掺层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津环鑫科技发展有限公司，未经天津环鑫科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710669356.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
