[发明专利]失败位计数器和具有其的半导体存储器装置有效
| 申请号： | 201710598870.7 | 申请日： | 2017-07-21 |
| 公开（公告）号： | CN108091367B | 公开（公告）日： | 2021-06-29 |
| 发明（设计）人： | 洪龙焕;金炳烈 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C29/20 | 分类号： | G11C29/20;G11C29/44 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王莹;王朋飞 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种失败位计数器。失败位计数器包括：通过/失败数据接收器，其接收指示联接到位线的存储器单元是顺序地通过还是失败的通过/失败数据；以及失败位累加器，其从通过/失败数据接收器接收失败位生成信号，并且对生成的失败位进行累加和计数。 | ||
| 搜索关键词： | 失败 计数器 具有 半导体 存储器 装置 | ||
【主权项】：
1.一种失败位计数器，其包括：通过/失败数据接收器，其适于顺序地接收通过/失败数据并且基于所述通过/失败数据生成失败位生成信号，所述通过/失败数据指示联接到至少一个位线的存储器单元是通过还是失败；以及失败位累加器，其适于从所述通过/失败数据接收器接收所述失败位生成信号，并且基于所述失败位生成信号对失败位累加地计数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710598870.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 测试方法及测试系统-202210070725.2
- 陈均达 - 南亚科技股份有限公司
- 2022-01-21 - 2023-06-16 - G11C29/20
- 一种测试方法，适用于存储器装置。测试方法包含以下步骤：产生第一再新指令至存储器装置；根据第一再新指令存储第一再新地址数据于存储器装置的暂存器中；根据模态暂存器指令读取第一再新地址数据；比较第一再新地址数据及期望地址数据，以产生比较结果；以及根据比较结果产生第二再新指令或筛选出存储器装置。本发明提供一种用以测试存储器装置的测试方法及测试系统，以先将再新地址数据存储进入暂存器，借以使存储器装置得以于低温情况下及高验证速度的情况下快速验证复数个指令。
- 一种基于读干扰的SSD硬盘性能测试方法、系统、设备及介质-202210181691.4
- 栾玉雪 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-02-26 - 2022-05-31 - G11C29/20
- 本发明提出一种基于读干扰的SSD硬盘性能测试方法，包括：获取SSD硬盘的读干扰阈值，并将SSD硬盘中数据的数据块的读数据计数值设定为超过读干扰阈值；从SSD硬盘中读取数据，计算并分析读取数据的读取速度。本发明还提出了一种基于读干扰的SSD硬盘性能测试系统、计算机设备和计算机可读存储介质。通过本发明提出的一种基于读干扰的SSD硬盘性能测试方法和系统，将SSD硬盘中的数据的读数据计数值设定为SSD硬盘的读干扰阈值，再进行读测试准确获取在读干扰情况下SSD硬盘的读写速度。为SSD设计人员提供一个准确的SSD硬盘读写测试数据。
- 用于更新存储器中的散列键的设备、系统和方法-202110646377.4
- S·艾亚普利迪 - 美光科技公司
- 2021-06-10 - 2022-03-01 - G11C29/20
- 本公开涉及用于更新存储器中的散列键的设备、系统和方法。存储器装置可包含一或多个散列电路，其中的每一者可基于例如行地址等输入和一组散列键来产生散列值。为增大所述存储器中的操作不可预测性，所述散列键可响应于一或多个触发事件而改变。实例触发事件可包含加电/复位操作、发布到所述存储器的命令或所述存储器的内部逻辑(例如，定时器)。响应于这些触发事件中的一或多者，可再生所述散列键。举例来说，新种子值可产生且由随机数发生器用以产生新的一组散列键。
- 用于概率数据结构以进行差错跟踪的设备、系统和方法-202110659090.5
- S·艾亚普利迪 - 美光科技公司
- 2021-06-15 - 2022-03-01 - G11C29/20
- 用于概率数据结构以进行差错跟踪的设备、系统和方法。存储器装置可以包括纠错码ECC电路，其确定从存储器阵列读取的数据是否包括差错。如果包括，将与读取的数据相关联的行地址提供给差错跟踪电路。所述差错跟踪电路可以使用概率数据结构，诸如多个计数值，每个计数值由行地址的不同散列值索引。所述计数值可以用于确定给定的行地址是否与差错重复关联。存储器可以将这些识别的问题地址存储在数据存储结构中以用于，例如，诊断和/或修复的目的。
- 用于基于自刷新命令复位行锤击检测器电路的设备、系统及方法-202110989854.7
- S·艾亚普利迪 - 美光科技公司
- 2021-08-26 - 2022-03-01 - G11C29/20
- 本申请涉及用于行锤击检测器电路复位的设备、系统及方法。行锤击检测器电路包含散列电路，其经配置以存储散列密钥及基于所述散列密钥与对应于存储器阵列的存储器单元的行的行地址之间的散列提供第一计数值。所述行锤击检测器电路经配置以响应于所述计数值超过阈值而提供匹配信号以引起对邻近所述存储器单元的行的受害行的目标刷新。响应于从自刷新模式退出，所述散列电路经配置以用新散列密钥更新所述所存储的散列密钥。
- 对用以从存储器单元读取数据的操作的智能主动响应-202110490994.X
- S·帕塔萨拉蒂;J·菲兹帕特里克;帕特里克·罗伯特·哈亚特;A·S·埃侯赛因 - 美光科技公司
- 2021-05-06 - 2021-11-09 - G11C29/20
- 本申请案涉及对用以从存储器单元读取数据的操作的智能主动响应。本发明提供一种用以产生对读取命令的智能主动响应的存储器装置。例如，测量存储器装置中的存储器单元群组的信号和噪声特性以确定读取电压。基于可使用所述读取电压从所述存储器单元群组检索的数据的质量的评估而识别动作。在响应于所述命令而提供指示所述动作的响应时，所述存储器装置可在接收到所述响应之后的后续命令之前主动地起始所述动作。
- 在读取硬位后通过升压调制读取软位-202110496421.8
- S·帕塔萨拉蒂;J·菲兹帕特里克;P·R·哈亚特;A·S·埃侯赛因 - 美光科技公司
- 2021-05-07 - 2021-11-09 - G11C29/20
- 本公开涉及在读取硬位后通过升压调制读取软位。一种存储器子系统配置成通过调整经施加以从存储器单元读取硬位数据的读取电压来读取软位数据。例如，响应于识别存储器单元群组的读取命令，存储器装置将：使用第一电压读取所述存储器单元群组，以产生指示经受所述第一电压的所述存储器单元的状态的硬位数据；将当前正施加到所述存储器单元群组的所述第一电压改变(例如，通过升压调制)为第二电压，再改变为第三电压；在所述第二电压下并在所述第三电压下读取所述存储器单元群组，以产生软位数据(例如，经由在所述第二电压下和在所述第三电压下读取所述存储器单元群组的结果的异或XOR)。
- 失败位计数器和具有其的半导体存储器装置-201710598870.7
- 洪龙焕;金炳烈 - 爱思开海力士有限公司
- 2017-07-21 - 2021-06-29 - G11C29/20
- 本发明提供一种失败位计数器。失败位计数器包括：通过/失败数据接收器，其接收指示联接到位线的存储器单元是顺序地通过还是失败的通过/失败数据；以及失败位累加器，其从通过/失败数据接收器接收失败位生成信号，并且对生成的失败位进行累加和计数。
- 一种兼容定时和性能计数的可配置装置-201710452893.7
- 闫鑫;周泉;杨靓 - 西安微电子技术研究所
- 2017-06-15 - 2020-06-23 - G11C29/20
- 本发明公开了一种兼容定时和性能计数的可配置装置，将定时计数和性能计数两种功能融合到一个装置中，使用同一个计数器，使用的时候通过配置寄存器来选择使用定时功能还是性能计数功能。考虑到实际应用中可能存在需要同时使用多个定时计数器/性能计数器的情况，可以将这中装置同时设置多套，每个功能单元都包含一个计数器，且都能工作在定时或者性能计数的模式下，定时/性能计数值是用户可以随时获取的，从而让芯片使用者通过该装置更加清楚直观的明确当前程序的性能，方便用户对应用程序的性能评估，操作次数更少和功耗都更低的应用程序，也可以用来配合某些指令的执行，获取到一些统计性的数据，例如数据筛选时给出满足条件的数据个数。
- 存储器测试数据产生电路与方法-201510216617.1
- 张琦昕;林政南;陈忠敬 - 晨星半导体股份有限公司
- 2015-04-30 - 2016-12-07 - G11C29/20
- 一种存储器测试数据产生电路与方法，用来产生多个测试数据。该些测试数据藉一存储器控制器经由多个通道耦接于一存储器以对该存储器进行测试。该存储器测试数据产生电路包含：多个计数器，用来产生多个计数值；以及一数据重复及组合单元，依据该多个计数值、该存储器测试数据产生电路与该存储器控制器之间的位宽度、以及该存储器控制器与该存储器之间的位宽度产生该些测试数据；其中，每一通道的测试数据系周期性的相同数据数列。
- 用于存储器的测试系统及测试方法-201110230338.2
- 杨永庆 - 南亚科技股份有限公司
- 2011-08-12 - 2012-09-19 - G11C29/20
- 本发明提供一种用于存储器的测试系统及测试方法，该测试系统包含：一控制装置、一地址产生装置、一数据扰乱装置以及一比较装置。该控制装置用以写入一第一数据至一存储器。该地址产生装置用以产生相应于该存储器的多个第一地址及多个第二地址。该数据扰乱装置利用第一地址扰乱第一数据，以取得一第二数据，及利用第二地址扰乱第二数据，以取得一第三数据。该比较装置用以比较第三数据及第一数据。利用本发明，地址可简单地及随机地以一维方式产生以模拟测试环境，且关于地址的参数可编程规划以应用至不同型式的存储器，以延展测试存储器的应用范围。
- 半导体存储设备-201110031303.6
- 吴台荣 - 三星电子株式会社
- 2011-01-28 - 2011-08-24 - G11C29/20
- 提供一种存储设备和控制存储设备的方法，包括：在存储控制器处产生命令；响应于时钟信号对命令数进行计数；存储命令和与命令对应的计数；向存储设备发送命令、命令的计数、和数据；在存储设备处接收从存储控制器发送的命令、命令的计数、和数据；响应于时钟信号在存储设备处对已接收的命令数进行计数；在存储设备处存储已接收的命令的计数；向存储控制器发送已接收的命令的计数，其中在指示错误状况时执行所述向存储控制器发送命令的计数；以及从存储控制器向存储设备重发与从存储设备接收的命令的计数对应的命令和数据。
- 可编程存储器内建自测电路与时钟切换电路-200710161268.3
- 张永嘉;林重甫 - 智原科技股份有限公司
- 2007-09-25 - 2009-04-01 - G11C29/20
- 一种可编程存储器内建自测电路及时钟切换电路。通过指令解码器及内建测试控制器，提供更多可被使用者设定的自测功能，并简化传统技术中的冗余的电路，减小芯片面积以降低成本。并提出一些存储器周边的控制电路，占用更小面积，使存储器位置可被更灵活地测试。还提出一种时钟切换电路，使芯片可在高低不同速度的时钟下正确测试。以提高芯片中存储器的可测性与可分析性，进而提升错误涵盖率。
- 灵活的内部地址计数方法和设备-200510137341.4
- K·费里－罗姆德哈恩;W·霍肯迈尔;K·哈姆勒 - 因芬尼昂技术股份公司
- 2005-11-18 - 2006-08-02 - G11C29/20
- 一种控制内部地址计数器来提供在执行对阵列的测试中增加的灵活性的方法，该内部地址计数器提供了用于访问存储单元阵列的计数，包括：使计数器的正常溢出条件被修改，从而根据对阵列执行的测试的要求，而使得能够更改由计数器提供的计数。
- 专利分类
