[发明专利]一种标准CMOS工艺制造的高频硅肖特基二极管结构及制作方法在审
申请号: | 201710125150.9 | 申请日: | 2017-03-03 |
公开(公告)号: | CN106784025A | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 李一虎;熊永忠;邓小东;王勇 | 申请(专利权)人: | 成都中宇微芯科技有限公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L21/329 |
代理公司: | 成都顶峰专利事务所(普通合伙)51224 | 代理人: | 赵正寅 |
地址: | 610000 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种标准CMOS工艺制造的高频硅肖特基二极管结构及制作方法,本发明包括P型芯片衬底,设置于P型芯片衬底上的P+掺杂区和N阱区,设置于N阱区的N+掺杂区,设置于P型芯片衬底一侧的氧化层,以及设置于氧化层上的二极管阳极、二极管阴极和衬底电极。本发明的硅肖特基二极管采用阴阳极交指结构,可有效减小二极管串联电阻,同时进行了芯片背面减薄,减小寄生电容,提高其高频性能,其可以使用现有标准的CMOS工艺制程,只要稍作工序调整即可制造,在满足射频电路应用要求的前提下,可大幅降低二极管成本。 | ||
搜索关键词: | 一种 标准 cmos 工艺 制造 高频 硅肖特基 二极管 结构 制作方法 | ||
【主权项】:
一种标准CMOS工艺制造的高频硅肖特基二极管结构,其特征在于,包括P型芯片衬底(1),设置于P型芯片衬底上的P+掺杂区(7)和N阱区(2),设置于N阱区的N+掺杂区(6),设置于P型芯片衬底一侧的氧化层(8),以及设置于氧化层上的二极管阳极(3)、二极管阴极(4)和衬底电极(5)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都中宇微芯科技有限公司,未经成都中宇微芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710125150.9/,转载请声明来源钻瓜专利网。
- 上一篇:中空纤维膜组件及其制造方法
- 下一篇:过滤模块和生产过滤模块的方法
- 同类专利
- 专利分类