[发明专利]功率图优化的热感知3D芯片封装有效
| 申请号： | 201710089221.4 | 申请日： | 2017-02-20 |
| 公开（公告）号： | CN107104085B | 公开（公告）日： | 2019-08-20 |
| 发明（设计）人： | M.K.艾杨格;T-G.康;C.G.马龙;N.P.约皮 | 申请（专利权）人： | 谷歌有限责任公司 |
| 主分类号： | H01L23/367 | 分类号： | H01L23/367;H01L23/373;H01L23/46;G06F1/20 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邵亚丽 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体封装(100)，包括：衬底(110)、集成电路(120)、存储器支撑件(140)、堆栈式存储器(130)以及盖(150)。集成电路具有低功率区域(124)和高功率区域(122)。存储器支撑件布置在集成电路的低功率区域上并且配置为允许流体(250)的流从其通过以将热从集成电路的低功率区域传导出去。所述盖限定第一端口(152，152a)、第二端口(152，152b)和流体地连接第一端口和第二端口的盖体积。盖体积(160)配置为容纳集成电路、存储器支撑件和堆栈式存储器，同时引导流体的流在集成电路、存储器支撑件和堆栈式存储器上方流动。 | ||
| 搜索关键词： | 功率 优化 感知 芯片 封装 | ||
【主权项】：
1.一种半导体封装(100)，包括：衬底(110)；布置在所述衬底(110)上的集成电路(120)，所述集成电路(120)具有低功率区域(124)和高功率区域(122)；布置在所述集成电路(120)的所述低功率区域(124)上的存储器支撑件(140)，所述存储器支撑件(140)配置为允许流体(250)的流从其通过以将热从所述集成电路(120)的所述低功率区域(124)传导出去；布置在所述存储器支撑件(140)上并且与所述集成电路(120)通信的堆栈式存储器(130)；以及连接到所述衬底(110)并且限定第一端口(152a)、第二端口(152b)和流体地连接所述第一端口(152a)和所述第二端口(152b)的盖体积(160)的盖(150)，所述盖体积(160)配置为容纳所述集成电路(120)、所述存储器支撑件(140)和所述堆栈式存储器(130)，同时引导所述流体(250)的流在所述集成电路(120)、所述存储器支撑件(140)和所述堆栈式存储器(130)上方流动；布置在所述集成电路(120)的所述高功率区域(122)上的散热器(170)，所述盖体积(160)配置为容纳所述散热器(170)同时引导所述流体(250)的流在所述散热器(170)上方流动，所述散热器(170)具有多个鳍(172)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于谷歌有限责任公司，未经谷歌有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710089221.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于对半导体模块进行水下冷却的装置
- 下一篇：半导体封装结构及其形成方法
