[发明专利]形成插塞和制造半导体装置的方法、抛光室和半导体装置在审
| 申请号： | 201610631559.3 | 申请日： | 2016-08-04 |
| 公开（公告）号： | CN106449399A | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 崔承勋;金镐永;朴起宽;裴显敬;尹普彦;尹一永 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/321 | 分类号： | H01L21/321;H01L21/3105;H01L21/768;H01L21/02;B24B37/04;B24B53/017 |
| 代理公司： | 北京天昊联合知识产权代理有限公司11112 | 代理人： | 张帆;张青 |
| 地址： | 暂无信息 | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了形成插塞和制造半导体装置的方法、抛光室和半导体装置，形成插塞的方法包括：在衬底上的绝缘夹层图案中形成开口；形成金属层以填充开口；在将衬底按压至第一抛光垫上的同时，在第一时间段内执行第一CMP工艺直至暴露出绝缘夹层图案的顶表面，来抛光金属层；在将衬底按压至第二抛光垫上的同时，在第二时间段内执行第二CMP工艺，以抛光金属层和绝缘夹层图案，从而在绝缘夹层图案中形成金属插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，对第二抛光垫执行第一清洁处理。 | ||
| 搜索关键词： | 形成 制造 半导体 装置 方法 抛光 | ||
【主权项】：
一种形成插塞的方法，该方法包括：在衬底上的绝缘夹层图案中形成开口；在绝缘夹层图案上形成金属层以填充开口；在将衬底按压至第一台板上的第一抛光垫上的同时，在第一时间段内执行第一CMP工艺直至暴露出绝缘夹层图案的顶表面，来抛光金属层；在将衬底按压至第二台板上的第二抛光垫上的同时，在比第一时间段更短的第二时间段内执行第二CMP工艺，以抛光金属层和绝缘夹层图案，从而在绝缘夹层图案中形成金属插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，对第二抛光垫执行第一清洁处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610631559.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
