[发明专利]一种叠层集成电路封装结构的封装方法有效
| 申请号： | 201610560249.7 | 申请日： | 2016-07-17 |
| 公开（公告）号： | CN106128964B | 公开（公告）日： | 2018-10-02 |
| 发明（设计）人： | 王培培 | 申请（专利权）人： | 高燕妮 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/60 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 325600 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种叠层集成电路封装结构的封装方法，其包括：提供大小相同的多个陶瓷片，将所述多个陶瓷片中的除最底层的其他陶瓷片开窗形成框型槽，并在除最顶层的其他陶瓷片的表面上形成线路层；叠置并烧结所述多个陶瓷片形成一体化陶瓷叠层；在陶瓷叠层内设置集成芯片；在陶瓷叠层的侧面形成点阵式焊盘，以电连接所有的线路层的端部；将陶瓷叠层接合至散热基板上，并根据实际需要在陶瓷叠层的侧面形成重分布线电连接所述焊盘和所述点阵式焊盘。本发明减小了封装体积，增强了封装的灵活性。 | ||
| 搜索关键词： | 一种 集成电路 封装 结构 方法 | ||
【主权项】：
1.一种叠层集成电路封装结构的封装方法，其包括以下步骤：提供一散热基板，并在该散热基板上形成多个焊盘；提供长宽尺寸相同的多个陶瓷片，将所述多个陶瓷片中的除最底层的其他陶瓷片开窗形成框型槽，并在除最顶层的其他陶瓷片的表面上形成线路层，所述线路层在相应的陶瓷片边缘露出端部；叠置并烧结所述多个陶瓷片形成一体化陶瓷叠层；在陶瓷叠层内设置集成芯片；在陶瓷叠层的侧面形成点阵式焊盘，以电连接所有的所述端部；将陶瓷叠层接合至所述散热基板上，并根据实际需要在陶瓷叠层的侧面形成重分布线电连接散热基板上的所述焊盘和所述点阵式焊盘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高燕妮，未经高燕妮许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610560249.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
