[发明专利]一种集成沟槽肖特基的MOSFET

摘要

本发明属于半导体技术，特别涉及一种集成沟槽肖特基的MOSFET。本发明的集成沟槽肖特基的MOSFET为在MOSFET中集成有由肖特基接触与衬底形成的肖特基二极管，肖特基结具有位于表面的平面肖特基结及体内的槽型肖特基结，在占用相同的芯片面积的条件下，增加了肖特基结的面积，利于承担更高的电流。在槽型肖特基结的下方还设有多个P型重掺杂环，体二极管导通时，较低电压时，肖特基二极管开启，形成导电通路；电压增大时，超过0.5V，则槽型肖特基结下的P型重掺杂环向N型漂移区内注入少子，减小肖特基结正向导通压降，具有电导调制作用。本发明的方法，可降低MOSFET的体二极管导通损耗，同时，P型减小肖特基二极管的反向漏电。

主权项

一种集成沟槽肖特基的MOSFET，包括MOSFET区域(11)和肖特基区域(12)，所述肖特基区域(12)位于两个呈对称结构的MOSFET区域(11)之间；所述MOSFET区域(11)和肖特基区域(12)包括从下至上依次层叠设置的漏电极(15)、N型重掺杂衬底(1)、N型漂移区(2)和源极金属(10)；所述MOSFET区域(11)的N型漂移区(2)上层具有P型掺杂区(3)，所述上表面与源极金属(10)接触，所述P型掺杂区(3)中具有N型重掺杂区(5)、P型重掺杂区(4)和第一沟槽(9)，所述N型重掺杂区(5)位于P型重掺杂区(4)之间，且N型重掺杂区(5)的结深大于P型重掺杂区(4)的结深，所述第一沟槽(9)沿P型掺杂区(3)上表面向下依次贯穿N型重掺杂区(5)和P型掺杂区(3)并延伸至N型漂移区(2)中，所述第一沟槽(9)中填充有介质(6)，在介质(6)中设置有多晶硅(7)，所述P型重掺杂区(4)、N型重掺杂区(5)和介质(6)与源极金属(10)接触；所述肖特基区域(12)的N型漂移区(2)中具有多个第二沟槽(14)和P型重掺杂保护环(8)，所述第二沟槽(14)中填充有金属，所述第二沟槽(14)的上表面与源极金属(10)接触，第二沟槽(14)的底部位于P型重掺杂保护环(8)中；所述肖特基区域(12)的N型漂移区(2)与源极金属(10)接触形成平面肖特基接触，第二沟槽(14)中的金属与P型重掺杂保护环(8)接触形成沟槽肖特基接触；所述多晶硅(7)为栅电极；所述P型掺杂区(3)的掺杂浓度大于N型漂移区(2)的掺杂浓度两个数量级；所述N型重掺杂区(5)的掺杂浓度大于P型掺杂区(3)的掺杂浓度两到三个数量级；所述的P型重掺杂区(4)的掺杂浓度大于P型掺杂区(3)的掺杂浓度两到三个数量级；所述P型重掺杂保护环(8)的掺杂浓度大于N型漂移区(2)的掺杂浓度一个数量级。