[发明专利]氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法有效

申请号：	201510378327.7	申请日：	2015-07-01
公开（公告）号：	CN104966715B	公开（公告）日：	2018-01-16
发明（设计）人：	廖小平;王凯悦	申请（专利权）人：	东南大学
主分类号：	H01L27/095	分类号：	H01L27/095;H01L21/8252
代理公司：	南京瑞弘专利商标事务所(普通合伙)32249	代理人：	杨晓玲
地址：	211189 江***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明是一种氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法，该GaN基低漏电流固支梁MESFET倒相器由固支梁N型MESFET和固支梁P型MESFET构成。该倒相器的MESFET的制作在半绝缘GaN衬底上，其栅极上方设计了固支梁结构。固支梁下方设计了电极板。固支梁的下拉电压设计为等于型MESFET的阈值电压的绝对值。当在固支梁与电极板间的电压小于阈值电压的绝对值时，固支梁是悬浮在栅极的上方，此时栅极处是断路的，MESFET也没有导通，而只有在固支梁与电极板间的电压达到或大于阈值电压的绝对值时，固支梁才会被下拉到贴在栅极上，栅极与固支梁短接，从而使MESFET导通。本发明在工作中增大了栅极的阻抗，减小了栅极漏电流，有效地降低了功耗。
搜索关键词：	氮化镓基低漏电流固支梁场效应晶体管倒相器制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种氮化镓基低漏电流固支梁场效应晶体管倒相器，其特征是该倒相器由固支梁N型MESFET（1）和固支梁P型MESFET（2）构成，该倒相器中的MESFET制作在半绝缘GaN衬底（3）上，其输入引线（4）利用金制作, 固支梁N型MESFET（1）的源极(12)接地，固支梁P型MESFET的源极(13)接电源，固支梁N型MESFET（1）的漏极(15)与固支梁P型MESFET（2）的漏极(16)短接，固支梁N型MESFET（1）和固支梁P型MESFET（2）的栅极（5）与有源层形成肖特基接触，在栅极（5）上方设计了固支梁（6），两个MESFET的固支梁（6）短接，固支梁（6）两个锚区（7）制作在半绝缘GaN衬底（3）上，在每个固支梁（6）下方设计了两个电极板（8），电极板（8）的上方覆盖有氮化硅层（9），每个MESFET的电极板（8）与该MESFET的源极短接。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201510378327.7/，转载请声明来源钻瓜专利网。

上一篇：一种有机发光二极管阵列基板、制备方法及显示装置
下一篇：一种固态绝缘介质脉冲功率开关及其制备方法

同类专利

氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法-201510378327.7
发明人：廖小平;王凯悦 -专利权人：东南大学
申请日： 2015-07-01 - 公布日： 2018-01-16 - 主分类号： H01L27/095
摘要：本发明是一种氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法，该GaN基低漏电流固支梁MESFET倒相器由固支梁N型MESFET和固支梁P型MESFET构成。该倒相器的MESFET的制作在半绝缘GaN衬底上，其栅极上方设计了固支梁结构。固支梁下方设计了电极板。固支梁的下拉电压设计为等于型MESFET的阈值电压的绝对值。当在固支梁与电极板间的电压小于阈值电压的绝对值时，固支梁是悬浮在栅极的上方，此时栅极处是断路的，MESFET也没有导通，而只有在固支梁与电极板间的电压达到或大于阈值电压的绝对值时，固支梁才会被下拉到贴在栅极上，栅极与固支梁短接，从而使MESFET导通。本发明在工作中增大了栅极的阻抗，减小了栅极漏电流，有效地降低了功耗。

一种肖特基势垒二极管芯片生产工艺-201410522228.7
发明人：孙澜;朱军;刘韵吉;杨敏红;单慧 -专利权人：桑德斯微电子器件（南京）有限公司
申请日： 2014-09-30 - 公布日： 2017-07-28 - 主分类号： H01L27/095
摘要：本发明公开了一种肖特基势垒二极管芯片生产工艺，属于半导体芯片制造领域。一种肖特基势垒二极管芯片，包括芯片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片、终端沟槽、保护层和电极。电极为沟槽栅氧多晶硅电极，电极包含肖特基区，保护层为PETEOS保护层。采用场表面氧化、牺牲氧化、栅氧氧化、淀积PETEOS氧化层、溅射肖特基金属、正面金属合金、背面减薄等方法对芯片工艺进行改进。实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。

一种肖特基势垒二极管芯片-201420575977.1
发明人：孙澜;朱军;刘韵吉;杨敏红;单慧 -专利权人：桑德斯微电子器件（南京）有限公司
申请日： 2014-09-30 - 公布日： 2014-12-31 - 主分类号： H01L27/095
摘要：本实用新型公开了一种肖特基势垒二极管芯片，属于半导体芯片制造领域。一种肖特基势垒二极管芯片，包括芯片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片、终端沟槽、保护层和电极。电极为沟槽栅氧多晶电极，电极包含肖特基区，保护层为PETEOS保护层。采用场表面氧化、牺牲氧化、栅氧氧化、淀积PETEOS氧化层、溅射肖特基金属、正面金属合金、背面减薄等方法对芯片工艺进行改进。实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。

碳化硅半导体器件-201280032325.7
发明人：林秀树 -专利权人：住友电气工业株式会社
申请日： 2012-06-12 - 公布日： 2014-03-05 - 主分类号： H01L27/095
摘要：第一层（34）具有第一导电类型。第二层（35）被设置在第一层（34）上，使得第一层（34）的一部分从第二层（35）暴露，并且具有不同于第一导电类型的第二导电类型。第一至第三杂质区域（11-13）穿透第二层（35）并且到达第一层（34）。第一和第二杂质区域（11，12）具有第一导电类型。第三杂质区域（13）被布置在第一和第二杂质区域（11，12）之间，并且具有第二导电类型。第一至第三电极（S1、D1、G1）分别被设置在第一至第三杂质区域(11-13)上。肖特基电极(SK)被设置在第一层（34）的该部分上并且被电连接到第一电极（S1）。

氮化物系半导体装置-201180064459.2
发明人：上野胜典;贺屋秀介 -专利权人：先进动力设备技术研究协会
申请日： 2011-10-26 - 公布日： 2013-09-18 - 主分类号： H01L27/095
摘要：本发明目的在于提供一种氮化物系半导体装置，其防止MOS型器件的栅绝缘膜的损坏，并且提高了可靠性。设置于漏电极（26）与栅电极（28）之间的SBD金属电极（30）与AlGaN层（20）进行肖特基接合。此外，SBD金属电极（30）与源电极（24）连接，从而电短路。由此，在向栅电极（28）输入截止信号时，MOSFET部（32）变为截止状态，从而MOSFET部（32）的漏侧的电压接近漏电极（26）的电压值。在漏电极（26）的电压上升时，SBD金属电极（30）的电压值低于MOSFET部（32）的漏侧的电压值，所以通过SBD金属电极（30）对MOSFET部（32）的漏侧和漏电极（26）进行电切断。

半导体装置-201080067573.6
发明人：今田忠纮 -专利权人：富士通株式会社
申请日： 2010-06-24 - 公布日： 2013-05-15 - 主分类号： H01L27/095
摘要：本发明涉及半导体装置。该半导体装置中设有：具备沿基板（1）的厚度方向层叠的电子渡越层（5）以及电子供给层（6）的晶体管；在基板（1）的上方与电子渡越层（5）以及电子供给层（6）平行地形成的电子渡越层（3）；与电子渡越层（3）肖特基接合的阳极电极（12a）；以及与电子渡越层（3）欧姆接合的阴极电极（13d）。阳极电极（12a）与晶体管的源极连接，阴极电极（13d）与晶体管的漏极连接。

一种半导体集成电路及其制造方法-201010220784.0
发明人：谢福渊 -专利权人：力士科技股份有限公司
申请日： 2010-07-01 - 公布日： 2012-01-11 - 主分类号： H01L27/095
摘要：本发明公开了一种包含位于同一衬底上的多个沟槽金属氧化物半导体场效应管和多个沟槽肖特基整流器的半导体集成电路的结构及其制造方法。该多个沟槽金属氧化物半导体场效应管具有沟槽式源体接触区，该多个沟槽肖特基整流器具有沟槽式阳极接触区。采用本发明所述结构的半导体集成电路可以保证沟槽金属氧化物半导体场效应管部分具有较低的开启电阻，以及保证沟槽肖特基整流器部分具有较低的前置电压和较小的反向漏电流。

具有单个势垒的沟槽型肖特基器件-200680038726.8
发明人：乔瓦尼·里基耶罗;罗萨罗·卡尔塔 -专利权人：国际整流器公司
申请日： 2006-10-18 - 公布日： 2009-08-12 - 主分类号： H01L27/095
摘要：用于形成沟槽型肖特基势垒器件的工艺包括：在硅晶片表面中的沟槽内形成氧化物层，然后在该晶片的全部上表面上沉积完全连续的金属势垒层，该全部上表面包括沟槽内部以及沟槽间的台，势垒只与台接触。可以使用钛、钯和任何传统的势垒金属。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法有效

专利文献下载