[发明专利]一种非易失性三维半导体存储器及其制备方法

摘要

本发明公开了一种非易失性三维半导体存储器及其制备方法，包括多个垂直方向的三维NAND存储串，每一个三维NAND存储串包括水平衬底、垂直于衬底的圆柱形半导体区域、分别位于半导体区域上、下的第二电极和第一电极、包裹圆柱形半导体区域的隧穿电介质、围绕隧穿电介质上、下分布了多个分立的电荷存储层、包裹了隧穿电介质以及多个电荷存储层的阻隔电介质层、与绝缘层相堆叠的控制栅电极；圆柱形半导体区域包括多个存储单元的源区、漏区和沟道。本发明采用浮栅晶体管作为存储单元，采用硫系化合物作为沟道材料，存储单元采用围栅结构，并且沟道区域与源漏区域采用同种材料，形成无结结构，很好的避免了短沟效应。

主权项

一种非易失性三维半导体存储器的制备方法，其特征在于，包括下述步骤：S1：在衬底(100)上附着下电极(201)，并在所述下电极(201)上沉积多层膜堆叠结构(120)；在多层膜堆叠结构(120)中进行深孔刻蚀形成通孔(80)；其中多层膜堆叠结构(120)由控制栅电极(121)和绝缘介质(122)交替堆叠形成；S2：在所述通孔(80)中进行选择性各向同性刻蚀，形成垂直方向排列的多个凹坑；凹坑的深度为20nm‑100nm；S3：在凹坑中依次沉积阻隔电介质材料以及电荷存储电介质材料并形成阻隔电介质层(7)和电荷存储层(9)；再通过刻蚀在垂直方向再次形成通孔(80)；所述阻隔电介质层(7)的厚度为5nm‑20nm；所述电荷存储层(9)的厚度为15nm‑80nm；S4：在通孔(80)中沉积隧穿电介质材料然后进行深孔刻蚀形成通孔(80)并且同时形成隧穿电介质层(11)；将硫系化合物材料沉积在所述通孔(81)中形成半导体区域(1)；所述半导体区域(1)包括源区、沟道和漏区；所述阻隔电介质层厚度(11)为5nm‑20nm；形成通孔(81)的直径为15nm‑80nm；S5：通过光刻在所述半导体区域(1)上方形成上电极(202)后获得一个三维NAND存储串，多个存储串构成非易失性三维半导体存储器。