[发明专利]非易失性存储器件和相关的字线驱动方法有效
| 申请号： | 201410339949.4 | 申请日： | 2014-07-17 |
| 公开（公告）号： | CN104425021B | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 金水龙;李真烨;李承宰 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/24 |
| 代理公司： | 11105 北京市柳沈律师事务所 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及非易失性存储器件和相关的字线驱动方法。非易失性存储器件包括：多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；地址解码器，被配置成响应于地址将第一线电连接到存储块中的一个的字线；线选择开关电路，被配置成根据地址以不同的配置将第一线电连接到第二线；第一线解码器，被配置成向第二线提供驱动所需的字线电压；以及电压生成器，被配置成生成字线电压。 | ||
| 搜索关键词： | 非易失性存储器 相关 驱动 方法 | ||
【主权项】：
1.一种非易失性存储器件，包括：/n多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；/n地址解码器，被配置成响应于地址将第一线电连接到所述多个存储块中的一个的字线；/n线选择开关电路，被配置成根据地址以不同的配置将第一线电连接到第二线；/n第一线解码器，被配置成向第二线提供驱动所需的字线电压；以及/n电压生成器，被配置成生成字线电压，/n其中所述地址解码器包括用于连接第一线中的一个和字线中的一个的多个块选择晶体管，并且所述多个块选择晶体管中的至少两个共享连接到第一线中的一个的源极区。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410339949.4/，转载请声明来源钻瓜专利网。
- 上一篇：存储器、存储器系统及存储器控制方法
- 下一篇：一种防治芦笋病虫害的组合物
- 同类专利
- 快闪存储器、存储器模块、处理系统以及处理方法-201410786837.3
- 村上洋树 - 华邦电子股份有限公司
- 2014-12-17 - 2020-02-14 - G11C16/06
- 本发明提供一种快闪存储器、存储器模块、处理系统以及处理方法。本发明的NAND型快闪存储器(100)包括：具有NAND型存储格的存储器阵列(110)、包含处理器及ROM/RAM的控制器(150)、及产生内部系统时脉的系统时脉产生电路(200)。在ROM/RAM中，至少存储有用于快闪存储器的设置的设置命令，处理器在设置期间内，基于内部系统时脉信号来处理设置命令。控制器(150)还控制系统时脉产生电路(200)，以使内部系统时脉信号的频率在设置期间内高速化。
- 取样电路模块、存储器控制电路单元及数据取样方法-201410653046.3
- 吴仁钜;陈维咏 - 群联电子股份有限公司
- 2014-11-14 - 2020-02-07 - G11C16/06
- 本发明提供一种取样电路模块、存储器控制电路单元及数据取样方法。取样电路模块包括延迟锁定回路与取样电路。延迟锁定回路包括时钟控制电路、时钟延迟电路及电压控制电路。时钟控制电路对参考时钟信号执行延迟锁定以输出选择信号。时钟延迟电路根据所述选择信号对所述参考时钟信号进行延迟以输出延迟时钟信号。电压控制电路根据所述选择信号来调整输出至所述时钟控制电路与所述时钟延迟电路的驱动电压。所述取样电路根据所述延迟时钟信号来取样数据信号。藉此，可利用调整所述驱动电压来增加延迟锁定回路的延迟能力。
- 半导体存储器件及其操作方法-201410379851.1
- 金泰均;李煕烈;金世训;徐智贤;李东训;张晶植 - 爱思开海力士有限公司
- 2014-08-04 - 2020-02-07 - G11C16/06
- 提供了一种半导体存储器件及其操作方法。所述半导体存储器件可以包括：存储器单元阵列，其具有多个存储串，每个存储串包括漏极选择晶体管、多个漏极侧存储器单元、管道晶体管、多个源极侧存储器单元和源极选择晶体管。半导体存储器件还包括：外围电路，其适用于提供包括擦除验证电压的多个操作电压至多个存储串；以及控制逻辑部，其适用于控制外围电路以在执行擦除验证操作时，根据在多个漏极侧存储器单元和多个源极侧存储器单元中选中的存储器单元与管道晶体管之间的距离，来调整施加至选中的存储器单元的存储验证电压的电压电平。
- 非易失性记忆胞结构及其装置-201510139856.1
- 陈致均;林俊宏;黄正达 - 力旺电子股份有限公司
- 2015-03-27 - 2020-02-07 - G11C16/06
- 非易失性记忆胞结构及其装置。本发明提供非易失性记忆胞结构及其非易失性存储器装置。非易失性记忆胞结构包括基板、第一井区、第二井区、第三井区、至少一第一晶体管、第二晶体管以及第三晶体管。第一至第三井区配置在基板上。第一至第三晶体管依序形成在第一至该第三井区上。该第一至该第三晶体管串联耦接。其中，第一晶体管控制端为浮接，第二晶体管控制端接收偏压电压，第三晶体管控制端耦接至字线信号。另外，第三井区及第二井区为相同形式，且第一井区形式与第三井区的形式互补。
- 非易失性存储器的驱动电路-201710026008.9
- 柏正豪 - 力旺电子股份有限公司
- 2017-01-13 - 2020-02-07 - G11C16/06
- 一种驱动电路包括驱动级，内有第一电平切换器与第二电平切换器。第一电平切换器，具有第一输入端接收第一控制信号，第一反相输入端接收反相的第一控制信号，第一输出端与第二输出端。第二电平切换器，具有第二输入端接收第二控制信号，第二反相输入端接收反相的第二控制信号，第三输出端与第四输出端。其中该第一输出端直接连接至该第三输出端，用以产生输出信号，且该第二输出端直接连接至该第四输出端，用以产生反相的输出信号。其中，该第一电平切换器与该第二电平切换器的其中之一根据致能信号组，操作于第一操作模式。
- 多维数据随机化-201410353106.X
- N·O·兰;A·帕塔波蒂安;J·J·普瑞姆;Y·P·金;D·O·司鲁特 - 希捷科技有限公司
- 2014-07-23 - 2020-01-17 - G11C16/06
- 本申请公开了多维数据随机化。所公开的技术提供了使用初始加扰序列的循环位移在存储器单元阵列中的多维数据随机化。使用初始加扰序列随机化寻址到数据阵列的第一行的数据，以及使用等于所述初始序列的循环移位的加扰序列随机化寻址到存储器单元阵列的每一行的数据。
- 半导体存储器件及操作其的方法-201410643146.8
- 李相奎;金唱槿 - 爱思开海力士有限公司
- 2014-11-07 - 2020-01-17 - G11C16/06
- 一种半导体存储器件包括：存储器单元阵列，其具有主块的第一组、主块的第二组、以及替换主块的第一组或主块的第二组的冗余块；修复逻辑，其适于在主块的第二组中的一个或更多个有缺陷时将替换信号使能；控制逻辑，其适于响应于用于访问主块的第二组中的一个或更多个的专用命令来产生用于主块的第二组的地址；以及地址译码器，其适于在替换信号被使能时，基于用于主块的第二组的地址来选择冗余块中的一个或更多个。
- 感测装置-201510364345.X
- 蔡锡荣;卢嘉謦 - 新唐科技股份有限公司
- 2015-06-29 - 2020-01-07 - G11C16/06
- 本发明的一实施例提供一种感测装置。该感测装置包括一控制器、一电阻式记忆体感测器、一读写电路与一比较电路。读写电路用以存取该电阻式记忆体感测器。比较电路，耦接该控制器与该读写电路。该控制器通过该读写电路写入一预定资料至该电阻式记忆体感测器，在一预定状况后，该读写电路读取该电阻式记忆体感测器的一第一资料，该比较电路比较该预定资料与该第一资料并传送一比较结果给该控制器，该控制器根据该比较结果判断是否有一异常状况发生。
- 包含并联晶体管和双端子开关器件的NAND阵列-201510090569.6
- H·纳扎里安 - 科洛斯巴股份有限公司
- 2015-02-28 - 2019-12-20 - G11C16/06
- 本发明提供包含并联晶体管和双端子开关器件的NAND阵列。通过示例的方式，本发明公开一种NAND阵列，其包括具有1晶体管─1双端子存储器器件(1T‑1D)布局的存储器单元。该NAND阵列的存储器单元可以被排列为相对于彼此，从源极电气串联到漏极。此外，各个存储器单元可以包括与双端子存储器器件并联的晶体管元件。在一些实施例中，被激活的晶体管元件的电阻被选择为比该双端子存储器器件本质上较小，以及去激活的晶体管元件的电阻被选择为比双端子存储器器件本质上较高。因此，通过激活或去激活该晶体管元件，施加到该存储器单元的信号可分别被短路而略过该双端子存储器器件或被导引而通过该双端子存储器器件。
- 半导体存储器-201510098203.3
- 桥本寿文 - 东芝存储器株式会社
- 2015-03-05 - 2019-12-20 - G11C16/06
- 本发明的实施方式提供一种可靠性高的半导体存储器。本实施方式的半导体存储器包含存储器单元的一端侧的第一及第二选择栅极。第一选择栅极晶体管SGCT包含半导体基板(700)内的通道区域CRa、半导体柱(75)内的通道区域CRb、及连接于第一选择栅极线SGC的栅极电极(73)。第二选择栅极晶体管SGST包含半导体柱(75)内的通道区域、及连接于第二选择栅极线SGS的栅极电极(72)。第一选择栅极线SGC连接于第一电压电路(220)，第二选择栅极SGS连接于第二电压电路(440)。
- 非易失性存储器件和相关的字线驱动方法-201410339949.4
- 金水龙;李真烨;李承宰 - 三星电子株式会社
- 2014-07-17 - 2019-12-17 - G11C16/06
- 本发明涉及非易失性存储器件和相关的字线驱动方法。非易失性存储器件包括：多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；地址解码器，被配置成响应于地址将第一线电连接到存储块中的一个的字线；线选择开关电路，被配置成根据地址以不同的配置将第一线电连接到第二线；第一线解码器，被配置成向第二线提供驱动所需的字线电压；以及电压生成器，被配置成生成字线电压。
- 半导体存储装置-201510100708.9
- 沙纳德·布什纳克;白川政信 - 东芝存储器株式会社
- 2015-03-06 - 2019-12-13 - G11C16/06
- 本发明的实施方式提供一种可使动作可靠性提升的半导体存储装置。实施方式的半导体存储装置包括：第1存储单元、第2存储单元、电连接于所述第1存储单元的第1位线、电连接于所述第2存储单元的第2位线、具有电连接于所述第1位线的第1感测节点且感测该第1感测节点的电位的第1感测模块、及具有电连接于所述第2位线的第2感测节点且感测该第2感测节点的电位的第2感测模块，且所述第1感测模块中的感测期间与所述第2感测模块中的感测期间不同。
- 基于有限寿命存储介质的高速存储装置-201920902823.1
- 于生宝;魏一鸣;王世隆;张嘉霖 - 吉林大学
- 2019-06-17 - 2019-12-13 - G11C16/06
- 本实用新型涉及一种基于有限寿命存储介质的高速存储装置，该装置包括控制器、存储卡、寿命计数器、数值比较器和报警电路；所述的控制器的数据输出端与存储卡连接，控制器的USART接口与寿命计数器连接；寿命计数器的计数值输出端与数值比较器的输入端连接；数值比较器的输出端与报警电路连接。外部数据通过控制器写入存储卡，存储卡每写满一次寿命计数器的计数值加1，寿命计数器的计数值输入数值比较器与设定值比较，当寿命计数器的计数值大于设定值时，数值比较器输出信号控制报警电路发出报警信息，同时使控制器停止向存储卡写入数据。本实用新型能够对存储卡的使用寿命进行估量，保证存储卡进行可靠存储。
- 存储系统、半导体存储器件及其操作方法-201310504502.3
- 赵完益;李相奎;金明寿;郑胜在 - 爱思开海力士有限公司
- 2013-10-23 - 2019-12-10 - G11C16/06
- 公开了一种存储系统、半导体存储器件及其操作方法。所述存储系统包括：存储器控制器，输出命令、地址和数据；以及半导体存储器件，响应于命令、地址和数据来将至少一个页数据存储在每个存储器单元中，存储器控制器分开输出第一地址和第二地址，第一地址用来从数据中确定至少一个页数据，第二地址用来确定与至少一个存储器单元耦接的字线。
- 半导体存储装置-201510093076.8
- 前嶋洋 - 东芝存储器株式会社
- 2015-03-02 - 2019-12-10 - G11C16/06
- 本发明的实施方式提供一种可以使读出动作高速化的半导体存储装置。实施方式的半导体存储装置具备：存储单元；位线(BL)，电连接在存储单元的一端；源极线(SL)，电连接在存储单元的另一端；及感测放大器(SA)，电连接在位线。感测放大器在利用第一读出从存储单元读出第一数据时，在第一读出后进行的第二读出中，将位线的电压设定为位线的预充电电压与源极线的电压之间的第一电压。
- 半导体存储装置-201510101093.1
- 白川政信;二山拓也;细野浩司 - 东芝存储器株式会社
- 2015-03-06 - 2019-12-10 - G11C16/06
- 实施方式的半导体存储装置具有第1存储单元、与所述第1存储单元相邻的第2存储单元、与所述第1存储单元结合的第1字线、及与所述第2存储单元结合的第2字线。在从所述第1存储单元读出数据时，对所述第1字线施加第1电压、及与所述第1电压不同的第2电压。在对所述第1字线施加所述第1电压的期间，施加于所述第2字线的电压变动第1次数，在对所述第1字线施加所述第2电压的期间，施加于所述第2字线的电压变动与所述第1次数不同的第2次数。
- EPROM单元阵列、其操作方法及包括其的存储器件-201410400687.8
- 李龙燮 - 爱思开海力士有限公司
- 2014-08-14 - 2019-12-06 - G11C16/06
- 一种EPROM单元阵列包括：单元阵列，所述单元阵列包括多个单位单元，所述多个单位单元中的每个包括具有浮栅的MOSFET，并且所述多个单位单元被设置成具有多个行和多个列的阵列；多个第一选择线，所述多个第一选择线中的每个与在单位单元之中被设置在同一行上的单位单元的漏极耦接；以及多个第二选择线，所述多个第二选择线中的每个与在单位单元之中被设置在同一列上的单位单元的源极耦接，其中，要被编程或读取的选中的单位单元通过多个第一选择线中的一个以及多个第二选择线中的一个来选择。
- 控制目标模块的写入均衡的电路及其方法-201510037229.7
- 姜贤俊;金容天;申圣国 - 三星电子株式会社
- 2015-01-23 - 2019-12-06 - G11C16/06
- 本发明提供了控制目标模块的写入均衡的电路及其方法，该方法包括以下步骤：在均衡参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；检测时钟信号与从安装的存储器模块上的存储器装置接收的多个数据相关信号之间的多个时序偏差；以及根据与安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。
- 非易失性存储装置及使用其的半导体系统和计算机设备-201410049848.3
- 申旻澈;愼允宰 - 爱思开海力士有限公司
- 2014-02-13 - 2019-12-03 - G11C16/06
- 一种非易失性存储装置，包括具有多个子阵列的存储器单元阵列。多个模数转换器（ADC）被配置为感测从所述多个子阵列的存储器单元输出的感测电压，路径选择单元被配置为在第一操作模式下以一对一的对应方式将所述多个子阵列与所述多个ADC电耦接，以及在第二操作模式下将所述多个ADC与电源电压的端子电耦接。
- 非易失性存储器装置中的易失性存储器架构及相关控制器-201480053468.5
- 埃马努埃莱·孔法洛涅里;狄欧尼西欧·米诺波力 - 美光科技公司
- 2014-09-22 - 2019-11-29 - G11C16/06
- 在一些实施例中，非易失性存储器的一个寄存器可用于读取操作且所述非易失性存储器的另一寄存器可用于编程操作。例如，可结合读取操作使用NAND快闪存储器的高速缓冲存储器寄存器，且可结合编程操作使用所述NAND快闪存储器的数据寄存器。根据一些实施例，例如NAND快闪存储器装置的多个非易失性存储器装置的数据寄存器可实施管理存储器装置中的分布式易失性高速缓冲存储器DVC架构。根据某些实施例，可在寄存器之间移动及/或交换数据以执行所述非易失性存储器装置中的某些操作而不丢失在执行其它操作时存储的所述数据。
- 存储器装置及其操作方法-201910107808.2
- 辛在贤;黄盛炫 - 爱思开海力士有限公司
- 2019-02-01 - 2019-11-26 - G11C16/06
- 存储器装置及其操作方法。一种操作存储器装置的方法，该方法包括使联接到多个存储器单元的字线当中的所选字线的电压与未选字线的电压匹配。该方法包括在使所选字线和未选字线放电的同时，通过公共源极线对多个存储器单元串的沟道区域进行预充电。
- 多晶胞芯片及其存储器装置-201510794482.7
- 施炳煌;廖栋才;李桓瑞 - 凌阳科技股份有限公司
- 2015-11-18 - 2019-11-26 - G11C16/06
- 本发明提供一种多晶胞芯片及其存储器装置。存储器装置包括控制器、线性存储器以及标签存储器。线性存储器以及标签存储器皆耦接控制器。其中，当存储器装置操作在第一操作模式时，控制器禁能标签存储器并将完整的程序数据载入至线性存储器；另外，当存储器装置操作在第二操作模式时，标签存储器提供连续的多数个未命中信息并使控制器由外部存储元件连续读取程序数据。因此，本发明可通过两种不同模式的操作，来使存储器装置可应用在大系统或小系统下，进以提升存储器装置的效能。
- 存储器控制器与存储器模块-201610063813.4
- 林峻苇 - 慧荣科技股份有限公司
- 2016-01-29 - 2019-11-22 - G11C16/06
- 本发明提供一种存储器控制器与存储器模块，本发明的存储器控制器，耦接在一外部装置与一存储器之间。该存储器控制器包括用以与该存储器进行沟通的一第一界面、用以与该外部装置进行沟通的一第二界面以及一控制逻辑。控制逻辑用以控制该第一界面与该第二界面，其中该控制逻辑设定该第二界面为一接收模式，以接收该外部装置输入的一测试数据，且设定该第一界面为一传送模式，以传送该测试数据给该存储器；该控制逻辑在一预定时间后，设定该第一界面为该接收模式，以接收该存储器回传的一测试结果，并设定该第二界面为该传送模式，以将该测试结果传送给该外部装置。
- 基于快闪存储器的存储设备和操作方法-201410524776.3
- 金荣昱;吴和锡;张顺福;延轪承 - 三星电子株式会社
- 2014-10-08 - 2019-11-19 - G11C16/06
- 一种在读取数据传送时段期间与数据选通信号同步地将读取数据从快闪存储器传送到控制器的方法。在读取数据传送时段的初始控制时段期间，所述数据选通信号的周期被扩展以使得产生的经周期控制的数据选通信号的脉宽大于所述数据选通信号的脉宽。
- 用于可编程集成电路器件的配置位架构-201510037026.8
- R·库玛 - 阿尔特拉公司
- 2015-01-23 - 2019-11-15 - G11C16/06
- 在集成电路器件上的存储器单元阵列包括布置成至少一列的多个存储器单元。每个存储器单元包括形成两个互补存储器节点的多个晶体管。每个互补存储器节点被连接到相应的上拉或者下拉晶体管对，该上拉或者下拉晶体管对被串联连接并且在它们之间具有共享节点。对于存储器单元中的一个特定存储器单元，共享节点中的与互补存储器节点中的一个互补存储器节点相关联的一个共享节点被直接连接到与在存储器单元中的第二存储器单元中的对应的互补存储器节点相关联的对应的相应的共享节点，并且共享节点中的与互补存储器节点中的另一互补存储器节点相关联的另一共享节点被直接连接到与在存储器单元中的第三存储器单元中的对应的互补存储器节点相关联的对应的共享节点。
- 半导体存储装置-201510100759.1
- 白川政信 - 东芝存储器株式会社
- 2015-03-06 - 2019-11-15 - G11C16/06
- 本发明的实施方式提供一种高品质半导体存储装置。实施方式的半导体存储装置包括：非易失性存储单元晶体管(MT)，相对于半导体衬底沿垂直方向延伸且具备多个存储单元晶体管(MT)的多个串单元(SU)，具备多个串单元(SU)的多个区块(BLK)，具备多个区块的存储单元阵列(130)，在同一区块(BLK)内连接于多个存储单元晶体管(MT)的栅极电极的多条字线(WL)，对存储单元晶体管(MT)进行数据的编程的控制电路(122)，以及设置在控制电路(122)内且存储连接于存储单元晶体管(MT)的每条字线的编程条件数据的寄存器(122c)。
- 专利分类
