[发明专利]功率半导体模块

摘要

本发明缓和功率半导体芯片表面的电场强度，实现制造工序内缺陷的减少、以及可靠性的提高。本发明具有配置在绝缘基板(2)之上的功率半导体芯片(4)，本发明还具有：配线(5)，其与功率半导体芯片的元件区域(4A)处的表面导体图案连接；低介电常数膜(8)，其配置在配线与周边区域(4B)之间；以及封装材料(6)，其是覆盖绝缘基板、功率半导体芯片、配线以及低介电常数膜而形成的，低介电常数膜具有比封装材料低的介电常数。

主权项

1.一种功率半导体模块，其具有：绝缘基板；以及功率半导体芯片，其配置在所述绝缘基板之上，在所述绝缘基板的表面之上，形成上表面电极，在所述功率半导体芯片的表面之上，形成表面导体图案，在所述功率半导体芯片的背面之上，形成背面导体图案，在所述功率半导体芯片的表面规定元件区域和周边区域，该周边区域在俯视观察时包围所述元件区域，所述绝缘基板的所述上表面电极和所述功率半导体芯片的所述背面导体图案经由焊料而连接，该功率半导体模块还具有：配线，其与所述功率半导体芯片的所述元件区域处的所述表面导体图案连接；低介电常数膜，其配置在所述配线与所述周边区域之间；以及封装材料，其是覆盖所述绝缘基板、所述功率半导体芯片、所述配线以及所述低介电常数膜而形成的，所述低介电常数膜具有比所述封装材料低的介电常数，所述低介电常数膜位于所述功率半导体芯片的表面之上。