[发明专利]一种利用超深沟槽结构制造瞬变电压抑制二极管的方法无效
| 申请号： | 201310169791.6 | 申请日： | 2013-05-10 |
| 公开（公告）号： | CN103295898A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 朱伟东;吴昊;赵泊然 | 申请（专利权）人： | 江苏应能微电子有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329 |
| 代理公司： | 苏州广正知识产权代理有限公司 32234 | 代理人： | 刘述生 |
| 地址： | 213023 江苏省常州市钟楼区玉*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种利用超深沟槽结构制造瞬变电压抑制二极管的方法，其包括：步骤A：在重掺杂P型硅衬底生长一层重掺杂N型外延层；步骤B：在重掺杂N型外延层生长一层的近本征轻掺N型外延层；步骤C：用光刻胶掩膜开出P型掺杂区域窗口，进行P型掺杂离子注入；步骤D：刻蚀一系列超深隔离沟槽，该超深隔离沟槽穿过两层N型外延层，进入P型衬底；步骤E：用二氧化硅膜填充步骤D中形成的超深隔离沟槽；步骤F：刻蚀一系列密排的超深TVS沟槽，该超深TVS沟槽穿过两层N型外延层，进入P型衬底；步骤G：用掺杂N型多晶硅薄膜填充该些超深TVS沟槽；步骤H：生长电介质夹层；步骤I：接点刻蚀；以及步骤J：金属布线。 | ||
| 搜索关键词： | 一种 利用 深沟 结构 制造 电压 抑制 二极管 方法 | ||
【主权项】：
一种利用超深沟槽结构制造瞬变电压抑制二极管的方法，其包括：步骤A：在重掺杂P型硅衬底生长一层重掺杂N型外延层；步骤B：在重掺杂N型外延层生长一层的近本征轻掺N型外延层；步骤C：用光刻胶掩膜开出P型掺杂区域窗口，进行P型掺杂离子注入；步骤D：刻蚀一系列超深隔离沟槽，该超深隔离沟槽穿过两层N型外延层，进入P型衬底；步骤E：用二氧化硅膜填充步骤D中形成的超深隔离沟槽；步骤F：刻蚀一系列密排的超深TVS沟槽，该超深TVS沟槽穿过两层N型外延层，进入P型衬底；步骤G：用掺杂N型多晶硅薄膜填充该些超深TVS沟槽；步骤H：生长电介质夹层；步骤I：接点刻蚀；以及步骤J：金属布线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏应能微电子有限公司，未经江苏应能微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310169791.6/，转载请声明来源钻瓜专利网。
- 上一篇：静电放电保护结构及半导体设备
- 下一篇：一种晶圆级微组装工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
