[发明专利]沟槽式金属氧化物半导体肖特基势垒器件制造方法

摘要

沟槽式金属氧化物半导体肖特基势垒器件制造方法。在衬底上形成外延层；在外延层内形成沟槽；在沟槽侧壁及底部形成栅极氧化物层；在沟槽中沉积多晶硅；在外延层内形成阱区和源区；热退火以进行离子的推进再分布，同时在外延层表面形成氧化物层；依次形成刻蚀阻挡层和层间电介质层；在层间电介质层上形成光刻胶层，并在光刻胶层中形成与连接金属和半导体从而形成肖特基势垒接触孔相对应的接触孔图案，所述接触孔图案的尺寸小于肖特基势垒接触孔的期望尺寸；利用光刻胶层为掩模执行垂直向下的干法刻蚀，从而刻蚀部分层间电介质层，形成未贯穿层间电介质层的接触孔凹槽；进一步执行各向同性的湿法刻蚀，从而使未贯穿层间电介质层的接触孔凹槽贯穿层间电介质层。

主权项

一种沟槽式金属氧化物半导体肖特基势垒器件制造方法，其特征在于包括：第一步骤，用于在硅衬底上形成外延层；第二步骤，用于在外延层内形成沟槽；第三步骤，用于在沟槽侧壁及底部形成栅极氧化物层；第四步骤，用于在沟槽中沉积多晶硅；第五步骤，用于在外延层内形成阱区和源区；第六步骤，用于执行热退火，进行离子的推进再分布，同时在外延层表面形成氧化物层，并且在氧化物层上依次形成氮化硅刻蚀阻挡层和层间电介质层；第七步骤，用于在层间电介质层上形成光刻胶层，并在光刻胶层中形成连接金属和半导体从而形成金属‑半导体接触的肖特基势垒接触孔相对应的接触孔图案，并且所述接触孔图案的尺寸小于肖特基势垒接触孔的期望尺寸；第八步骤，用于利用形成图案的光刻胶层为掩模执行垂直向下的干法刻蚀，从而刻蚀部分层间电介质层，以形成未贯穿层间电介质层的接触孔凹槽；第九步骤，用于各向同性地对层间电介质层进一步执行湿法刻蚀，从而使未贯穿层间电介质层的接触孔凹槽贯穿层间电介质层。